半導體圖形化方法
【專利摘要】一種半導體圖形化方法，包括：提供半導體襯底，所述半導體襯底上具有功能層；在所述功能層上按預設寬度形成多個犧牲圖案；獲取所述犧牲圖案的實際寬度和相鄰所述犧牲圖案的實際間距的至少其中之一；在所述犧牲圖案的側面形成側墻，調控所述側墻的實際寬度或者相鄰所述側墻的實際間距，直至相鄰所述側墻的實際間距相等；去除所述犧牲圖案；以所述側墻為掩模蝕刻所述功能層形成功能圖案，調控所述功能層的實際寬度等于所述功能層的預設寬度。本發(fā)明所提供的半導體圖形化方法形成的功能圖案不存在間距奇偶效應，從而保證以后續(xù)所形成的半導體器件不出現(xiàn)偏差，進而提高半導體器件的有效率。
【專利說明】半導體圖形化方法

【技術領域】
[0001]本發(fā)明涉及半導體【技術領域】，特別涉及一種半導體圖形化方法。

【背景技術】
[0002]隨著半導體制造工藝的不斷發(fā)展，集成電路中半導體器件的特征尺寸(CriticalDimens1n, CD)越來越小,對光刻技術的要求也越來越高。為了確保更小尺寸半導體器件制造的可行性，雙重圖形化技術(Double Patterning technology,DPT)成為一種重要的解決方案。
[0003]現(xiàn)有的雙重圖形化方法一般包括兩種:一種是自對準式雙圖形化(self-aligned double patterning, SADP)技術；另一種是光刻-刻蝕-光刻-刻蝕(Litho-Etch-Litho-Etch, LELE)技術。由于SADP技術擺脫了 LELE技術中對兩套光掩模重疊精度的依賴性，因此SADP技術成為雙重圖形化半導體制造工藝的主流工藝。
[0004]在半導體器件制作過程中，經常需要制作多個并排的功能圖案(功能圖案可以是例如普通晶體管的柵介質層或者鰭式場效應晶體管的鰭部結構等)，各個功能圖案的尺寸相同，并且相鄰兩個功能圖案的間距相等。然而在利用現(xiàn)有SADP技術對功能層進行圖形化時，所形成的功能圖案會出現(xiàn)間距奇偶效應(even/odd issue)，即:所有位于奇數位置的間距相等，所有位于偶數位置的間距相等，但位于奇數位置的間距與位于偶數位置的間距不相等，也就是說，任意一個功能圖案與位于其兩側的功能圖案的間距不相等，如圖1中的電鏡掃描圖所示。一旦功能圖案出現(xiàn)間距奇偶效應，就會導致后續(xù)所形成的半導體器件出現(xiàn)偏差，進而導致半導體器件性能下降甚至失效。
[0005]因此，在利用SADP技術圖形化半導體結構時，如何防止功能圖案出現(xiàn)間距奇偶效應，成為本領域技術人員亟待解決的問題。


【發(fā)明內容】

[0006]本發(fā)明解決的問題是提供一種半導體圖形化方法，以解決功能圖案出現(xiàn)間距奇偶效應的問題，從而避免后續(xù)所形成的半導體器件出現(xiàn)偏差，進而提高半導體器件的性能，并提高半導體器件的有效率。
[0007]為解決上述問題，本發(fā)明提供一種半導體圖形化方法，包括:
[0008]提供半導體襯底，所述半導體襯底上具有功能層；
[0009]在所述功能層上按預設寬度形成多個犧牲圖案；
[0010]獲取所述犧牲圖案的實際寬度和相鄰所述犧牲圖案的實際間距的至少其中之
[0011]在所述犧牲圖案的側面形成側墻，調控所述側墻的實際寬度或者相鄰所述側墻的實際間距，直至相鄰所述側墻的實際間距相等；
[0012]去除所述犧牲圖案；
[0013]以所述側墻為掩模蝕刻所述功能層形成功能圖案，調控所述功能層的實際寬度等于所述功能層的預設寬度。
[0014]可選的，通過調控所述側墻的實際寬度等于所述犧牲圖案的預設寬度與所述側墻的預設寬度之和與所述犧牲圖案的實際寬度之差，或者通過調控所述側墻的實際間距等于所述犧牲圖案的實際寬度，使相鄰所述側墻的實際間距相等。
[0015]可選的，采用第一次先進制程控制調控所述側墻的實際寬度或者相鄰所述側墻的實際間距。
[0016]可選的，所述第一次先進制程控制通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一調控所述側墻的實際寬度或者相鄰所述側墻的實際間距。
[0017]可選的，采用第二次先進制程控制調控所述功能層的實際寬度。
[0018]可選的，所述第二次先進制程控制通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一調控所述功能層的實際寬度。
[0019]可選的，采用掃描電子顯微鏡或者掃描光學測量設備獲取所述犧牲圖案的實際寬度。
[0020]可選的，所述犧牲圖案的材料包括無定形碳，所述犧牲圖案的厚度范圍包括1000埃?3000埃。
[0021 ] 可選的，所述側墻的材料包括氧化硅、氮化碳或者氮化硅中的一種或者多種的任意組合，所述側墻的寬度范圍包括100埃?500埃。
[0022]可選的，所述犧牲圖案的實際寬度與預設寬度相差范圍包括10埃?30埃。
[0023]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0024]本發(fā)明所提供的半導體圖形化方法中，在功能層上形成多個犧牲圖案，獲取所述犧牲圖案的實際寬度和相鄰所述犧牲圖案的實際間距的至少其中之一，然后在所述犧牲圖案的側面形成側墻，并調控所述側墻的實際寬度或者相鄰所述側墻的實際間距，直至相鄰所述側墻的實際間距相等，從而使得即使在所述犧牲圖案的寬度發(fā)生偏差時，所述側墻在寬度方向的對稱軸位置不發(fā)生變化，保證后續(xù)要形成的功能圖案形成對稱軸位置準確，之后去除所述犧牲圖案，再以所述側墻為掩模蝕刻所述功能層形成功能圖案，調控所述功能層的實際寬度等于所述功能層的預設寬度，通過調控所述功能層的實際寬度等于所述功能層的預設寬度，從而使得所述功能圖案的寬度尺寸準確，因此，最終形成的所述功能圖案寬度尺寸和對稱軸位置均準確，因此，相鄰所述功能圖案的間距相等，即所形成的功能圖案不存在間距奇偶效應，保證后續(xù)所形成的半導體器件不出現(xiàn)偏差，進而提高半導體器件的性能，提聞半導體器件的有效率。
[0025]進一步，采用先進制程控制進行調控，能夠使各圖案位置更加準確，各寬度尺寸也更為準確。

【專利附圖】

【附圖說明】
[0026]圖1為功能圖案出現(xiàn)間距奇偶效應的電鏡掃描圖；
[0027]圖2至圖5為形成正常的功能圖案的示意圖；
[0028]圖6至圖8為第一種具有間距奇偶效應的功能圖案的形成過程不意圖；
[0029]圖9至圖11為第_■種具有間距奇偶效應的功能圖案的形成過程不意圖；
[0030]圖12至圖14為本發(fā)明半導體圖形化方法實施例一示意圖；
[0031]圖15至圖17為本發(fā)明半導體圖形化方法實施例二示意圖。

【具體實施方式】
[0032]在利用現(xiàn)有SADP技術形成功能圖案的過程中，首先請參考圖2，提供半導體襯底10，半導體襯底10上具有功能層11a，在功能層Ila上形成多個犧牲圖案12，犧牲圖案12具有寬度Wl I，相鄰犧牲圖案12之間具有間距D11。
[0033]請參考圖3，在犧牲圖案12的頂面和側面形成側墻材料層13a，并且側墻材料層13a有部分僅位于功能層Ila表面。
[0034]請參考圖4，去除圖3所示位于犧牲圖案12頂面和僅位于功能層Ila表面的側墻材料層13a以及犧牲圖案12，形成側墻13b。偵彳墻13b具有寬度W12 (側墻13b的寬度W12通常即為側墻材料層13a的厚度)，相鄰側墻13b之間具有間距D12。
[0035]請參考圖5，以側墻13b為掩模蝕刻功能層Ila直至形成功能圖案11b，在蝕刻完成后去除圖4所示側墻13b。功能圖案Ilb具有寬度W13，相鄰功能圖案Ilb之間具有間距D13?，F(xiàn)有方法中，功能圖案Ilb的寬度W13通常等于圖4中側墻13b的寬度W12。
[0036]在上述工藝過程全部正常的情況下，相鄰功能圖案Ilb之間的間距都為間距D13，因此功能圖案Iib不存在間距奇偶效應。
[0037]然而，在利用現(xiàn)有SADP技術形成功能圖案的過程中，犧牲圖案的實際形成寬度與預設寬度會出現(xiàn)偏差(犧牲圖案在寬度兩側的偏差量通常相等)，從而導致所形成的功能圖案會出現(xiàn)間距奇偶效應。
[0038]第一種具有間距奇偶效應的功能圖案的形成過程如圖6至圖8所示。
[0039]請參考圖6，提供具有功能層21a的半導體襯底20，并在功能層21a上形成犧牲圖案22。在形成犧牲圖案22的過程中，犧牲圖案22寬度出現(xiàn)收縮(shrink)現(xiàn)象，導致犧牲圖案22具有實際寬度W21，實際寬度W21小于犧牲圖案22的預設寬度W20，此時，相鄰犧牲圖案22的實際間距D21大于相鄰犧牲圖案22的預設間距D20。
[0040]請參考圖7，在所述犧牲圖案22的側面形成側墻23，并去除圖6所示的犧牲圖案22。側墻23具有寬度W22，此時，側墻23兩側具有不同的間距，分別為間距D22和間距D23，其中間距D22小于間距D23。
[0041]請參考圖8，以側墻23為掩模，蝕刻圖7所示功能層21a直至形成功能圖案21b，并去除圖7中的側墻23。其中，功能圖案21b具有寬度W23。由于側墻23兩側具有不同的間距，因此，以側墻23為掩模得到的功能圖案21b兩側同樣具有不同的間距，分別為間距D24和間距D25，間距D24小于間距D25，即功能圖案21b存在間距奇偶效應。
[0042]從上面的分析可知，功能圖案21b存在間距奇偶效應的原因是側墻23兩側出現(xiàn)不同間距(亦即相鄰側墻23的間距不相等)，而側墻23兩側出現(xiàn)不同間距的原因是犧牲圖案22寬度出現(xiàn)收縮。
[0043]第二種具有間距奇偶效應的功能圖案的形成過程如圖9至圖11所示。
[0044]請參考圖9，提供具有功能層31a的半導體襯底30，并在功能層31a上形成犧牲圖案32。在形成犧牲圖案32的過程中，例如圖9所示，犧牲圖案32寬度出現(xiàn)擴張(extens1n)現(xiàn)象，導致犧牲圖案32具有實際寬度W31，實際寬度W31大于犧牲圖案32的預設寬度W30，此時，相鄰犧牲圖案32的實際間距D31小于相鄰犧牲圖案32的預設間距D30。
[0045]請參考圖10，在所述犧牲圖案32的側面形成側墻33，并去除圖9所示的犧牲圖案32。側墻33具有寬度W32，此時，側墻33兩側具有不同的間距，分別為間距D32和間距D33，其中間距D32大于間距D33。
[0046]請參考圖11，以側墻33為掩模，蝕刻圖10功能層31a直至形成功能圖案31b，并去除圖10中的側墻33。其中，功能圖案31b具有寬度W33。由于側墻33兩側具有不同的間距，因此，以側墻33為掩模得到的功能圖案31b兩側同樣具有不同的間距，分別為間距D34和間距D35，間距D34大于間距D35，即功能圖案31b存在間距奇偶效應。
[0047]從上面的分析可知，功能圖案31b存在間距奇偶效應的原因是側墻33兩側出現(xiàn)不同間距(亦即相鄰側墻33的間距不相等)，而側墻33兩側出現(xiàn)不同間距的原因是犧牲圖案32寬度出現(xiàn)擴張。
[0048]綜上可知，當犧牲圖案的實際寬度與預設寬度相等時，功能圖案不存在間距奇偶效應；當犧牲圖案寬度發(fā)生收縮或者擴張時，功能圖案就會出現(xiàn)間距奇偶效應。
[0049]為此，本發(fā)明提供一種半導體圖形化方法，所述方法首先提供具有功能層的半導體襯底，然后在所述功能層上按預設寬度形成多個所述犧牲圖案，并獲取所述犧牲圖案的實際寬度或者所述犧牲圖案的實際間距的至少其中之一，然后在所述犧牲圖案的側面形成側墻，并根據所獲取的數據調控所述側墻的實際寬度或者相鄰所述側墻的實際間距，直至相鄰所述側墻的實際間距相等，使得所述側墻在寬度方向的對稱軸回到預設位置，從而保證后續(xù)形成的功能圖案的對稱軸位置準確，接著去除所述犧牲圖案，再以所述側墻為掩模蝕刻所述功能層形成功能圖案，并調控所述功能層的實際寬度等于所述功能層的預設寬度，通過調控所述功能層的實際寬度使所述功能圖案的寬度尺寸準確，因此通過兩次調控使得最終形成的功能圖案位置和寬度尺寸均準確，從而使得功能圖案不出現(xiàn)間距奇偶效應。
[0050]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0051]本發(fā)明實施例一提供一種半導體圖形化方法。
[0052]請參考圖12，本實施提供半導體襯底40，半導體襯底40上具有功能層41a。
[0053]半導體襯底40可以是硅襯底或者鍺襯底，也可以是絕緣體上半導體襯底，本實施例以硅襯底為例。
[0054]功能層41a的材料可以是多晶硅、二氧化硅或者金屬等，本實施例以多晶硅為例。
[0055]請繼續(xù)參考圖12，在功能層41a上按預設寬度W40形成等間距排列的多個犧牲圖案42。
[0056]需要說明的是，本實施例中犧牲圖案42的預設寬度W40和相鄰犧牲圖案42的預設間距D40都為已知數據，而犧牲圖案42的實際寬度W41和相鄰犧牲圖案42的實際間距D41需要經過檢測獲取。
[0057]雖然本實施例按預設寬度W40形成犧牲圖案42，并設定使得相鄰犧牲圖案42之間具有預設間距D40，但是在實際形成過程中，犧牲圖案42的寬度易出現(xiàn)收縮現(xiàn)象或者擴張現(xiàn)象，并且寬度收縮或者擴張的幅度通常在10埃?30埃。
[0058]本實施例中，采用掃描電子顯微鏡或者掃描光學測量設備獲取犧牲圖案42的實際寬度W41。在本發(fā)明的其它實施例中，可以獲取相鄰犧牲圖案42的實際間距D41的大小，或者一并獲取犧牲圖案42的實際寬度W41的大小和相鄰犧牲圖案42的實際間距D41的大小。
[0059]本實施例的獲取結果表明，犧牲圖案42寬度出現(xiàn)收縮現(xiàn)象，導致犧牲圖案42的實際寬度W41小于預設寬度W40，并且相鄰犧牲圖案42的實際間距D41大于預設間距D40，如圖12所示。
[0060]犧牲圖案42寬度兩側的收縮程度通常相同，因此，雖然犧牲圖案42寬度出現(xiàn)收縮，但是犧牲圖案42寬度方向的對稱軸位置不發(fā)生變化。
[0061]犧牲圖案42的材料可以是無機材料，本實施例以無定形碳為例。在形成犧牲圖案42過程中，可通過物理氣相沉積(Physical Vapor Deposit1n, PVD)法、化學氣相沉積(Chemical Vapor Deposit1n, CVD)法或者原子層沉積(Atomic Layer Deposit1n, ALD)法形成一層無定形碳層(未示出)，再蝕刻所述無定形碳層直至形成犧牲圖案42。
[0062]犧牲圖案42的厚度可根據功能層41a的材料和厚度相應調整，本實施例中，由于功能層41a的材料為多晶硅，因此犧牲圖案42的厚度范圍可以設置在1000埃?3000埃。
[0063]請參考圖13，在犧牲圖案42的側面形成側墻43，調控側墻43的實際寬度W43(側墻的寬度通常即為側墻材料的沉積厚度)，直至相鄰側墻43的實際間距D42相等。
[0064]圖13中用虛線矩形代表側墻43的預設形狀，虛線矩形對應的寬度為側墻43的預設寬度W42。
[0065]本實施例通過調控側墻43的實際寬度W43等于犧牲圖案42的預設寬度W40與側墻43的預設寬度W42之和與犧牲圖案的實際寬度W41之差，從而使得相鄰側墻43的實際間距D42相等。
[0066]本實施例中，可通過第一次先進制程控制(automatic process control, APC)調控側墻43的實際寬度W43。APC可以不斷收集和存儲每次工藝過程的各項工藝參數(例如時間、壓力、流量和溫度等)和各項工藝結果(例如膜層的寬度，不同結構之間的間距大小等)，并根據這些工藝參數和工藝結果形成相應的函數關系。因此，在后續(xù)的工藝過程中，可以利用APC調控相應的工藝參數，從而得到理想的工藝結果。本實施例中，由于犧牲圖案42的預設寬度W40、相鄰犧牲圖案42的預設間距D40和犧牲圖案42的實際寬度W41都為已知數據，因此，可以利用APC調控相應的工藝參數，從而使得側墻43的實際寬度W43按所需要值形成。具體的，將這些已知數據輸入APC相應程序或系統(tǒng)，就可以根據上述數據得到側墻43實際寬度W43的具體值。然后APC調整相應的工藝參數，使側墻43按實際寬度W43的具體值形成。
[0067]本實施例中，由于犧牲圖案42的預設寬度W40大于犧牲圖案42的實際寬度W41，因此需要控制側墻43的實際寬度W43大于側墻的預設寬度W42。所述第一次APC可以通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一，達到對側墻43的實際寬度W43進行精確調整。具體的，本實施例以原子層沉積法沉積形成側墻43，在沉積過程中，所述第一次APC —方面控制沉積設備的氣壓和氣流保持穩(wěn)定，從而控制沉積速率，另一方面通過控制沉積時間來確定側墻43最終生成的實際寬度W43。
[0068]如果不調控側墻43的實際寬度W43，而是按側墻43的預設寬度W42形成側墻43，由于犧牲圖案42寬度方向的對稱軸位置未發(fā)生改變，并且犧牲圖案42寬度發(fā)生了收縮，因此側墻43寬度方向的對稱軸位置勢必發(fā)生改變。一旦側墻43寬度方向的對稱軸位置發(fā)生改變，以側墻43為掩模形成的功能圖案寬度方向的對稱軸位置也相應改變，因此所形成的功能圖案必將出現(xiàn)間距奇偶效應。
[0069]本實施例通過調控側墻43的實際寬度W43等于犧牲圖案42的預設寬度W40與側墻43的預設寬度W42之和與犧牲圖案42的實際寬度W41之差，即可以使得側墻43的實際寬度W43與犧牲圖案42的實際寬度W41之和等于犧牲圖案42的預設寬度W40與側墻43的預設寬度W42之和。由于犧牲圖案42寬度方向的對稱軸自始至終未發(fā)生變化，因此，當側墻43的實際寬度W43與犧牲圖案42的實際寬度W41之和等于犧牲圖案42的預設寬度W40與側墻43的預設寬度W42之和時，側墻43寬度方向的對稱軸位置也不發(fā)生改變，從而保證以側墻43為掩模形成的功能圖案寬度方向的對稱軸位置不變。
[0070]從另一個角度看，通過調控側墻43的實際寬度W43等于犧牲圖案42的預設寬度W40與側墻43的預設寬度W42之和與犧牲圖案42的實際寬度W41之差，得到的各側墻43中，相鄰側墻43之間具有相同的間距D42，如圖13所示，據此亦可知，以側墻43為掩模形成的功能圖案必然不會出現(xiàn)間距奇偶效應。
[0071]需要說明的是，在本發(fā)明的其它實施例中，也可以直接利用APC調控使得相鄰側墻43之間的間距D42相等，從而使側墻43寬度方向的對稱軸位置不發(fā)生改變。
[0072]本實施例中，側墻43的材料可以包括氧化硅、氮化碳或者氮化硅中的一種或者多種的任意組合，其寬度范圍可以包括100埃?500埃。
[0073]請繼續(xù)參考圖13，去除圖12所示的犧牲圖案42。
[0074]由于犧牲圖案42的材料為無定形碳，因此可采用灰化工藝去除犧牲圖案42。
[0075]請參考圖14，以側墻43為掩模蝕刻功能層41a形成功能圖案41b，調控功能圖案41b的實際寬度W44等于功能圖案41b的預設寬度。
[0076]雖然相鄰側墻43之間具有相同的間距D42保證了以側墻43為掩模形成的功能圖案41b不會出現(xiàn)間距奇偶效應，但是由于本實施例中增大了側墻43的寬度，因此,如果不對功能圖案41b的實際寬度W44進行調控，而按現(xiàn)有方法形成功能圖案41b，則所形成的功能圖案41b的實際寬度W44必然大于預設寬度，而功能圖案41b的實際寬度W44大于功能圖案41b的預設寬度同樣會導致利用功能圖案41b形成的半導體器件發(fā)生偏差，導致半導體器件性能下降甚至失效。
[0077]本實施例采用第二次APC對功能圖案41b的實際寬度W44進行調控，從而保證功能圖案41b的實際寬度W44等于預設寬度，從而保證最終形成的功能圖案41b滿足最初的設定要求。
[0078]所述第二次APC的原理與所述第一次APC的原理相同，并且所述第二次APC可調節(jié)的工藝參數也可以與第一次APC的工藝參數相同，可參考本說明書上述內容。
[0079]具體的，本實施例中，所述第二次APC可以通過降低蝕刻氣體的氣壓或延長蝕刻時間使功能圖案41b的實際寬度W44與預設寬度相等。一般情況下，在適當的氣壓范圍內，所述第二次APC可以在10埃?30埃范圍內對功能圖案41b的寬度進行調整。
[0080]本實施例所提供的半導體圖案化方法通過第一次APC調控側墻43的實際寬度W2，從而使得側墻43寬度方向的對稱軸不因犧牲圖案42寬度發(fā)生收縮而改變位置，進而保證功能圖案41b寬度方向的對稱軸不因犧牲圖案42寬度發(fā)生收縮而改變位置，即保證功能圖案41b的對稱軸位置準確，并通過第一次APC調控功能圖案41b的實際寬度W44與預設寬度相等，從而保證功能圖案41b的寬度尺寸準確，最終保證功能圖案41b既不發(fā)生間隔奇偶效應，又滿足工藝要求，從而使得利用所述半導體圖案化方法形成的半導體器件尺寸不發(fā)生偏差，進而提高半導體器件的有效率。
[0081]本發(fā)明實施例二提供另外一種半導體圖形化方法。
[0082]請參考圖15，本實施提供半導體襯底50，半導體襯底50上具有功能層51a。
[0083]半導體襯底50可以是硅襯底或者鍺襯底，也可以是絕緣體上半導體襯底。
[0084]功能層51a的材料可以是多晶硅、二氧化硅或者金屬等，本實施例以多晶硅為例。
[0085]請繼續(xù)參考圖15，在功能層51a上按預設寬度W50形成等間距排列的多個犧牲圖案52。
[0086]雖然本實施例按預設寬度W50形成犧牲圖案52，相鄰犧牲
[0087]圖案52之間為預設間距D50，但是犧牲圖案52寬度出現(xiàn)擴張現(xiàn)象，導致犧牲圖案52的實際寬度W51大于預設寬度W50，并且相鄰犧牲圖案52的實際間距D51小于預設間距D50。
[0088]犧牲圖案52的材料可以是無機材料，本實施例以無定形碳為例。在形成犧牲圖案52過程中，可通過物理氣相沉積法、化學氣相沉積法或者原子層沉積法形成一層無定形碳層(未示出)，再蝕刻所述無定形碳層直至形成犧牲圖案52。
[0089]根據功能層51a的材料和厚度的不同，犧牲圖案52的厚度可進行調整，本實施例中，由于功能層51a的材料為多晶硅，因此犧牲圖案52的厚度范圍可以設置在1000埃?3000 埃。
[0090]犧牲圖案52寬度兩側的擴張程度通常相同，因此，雖然犧牲圖案52寬度出現(xiàn)擴張，但是犧牲圖案52寬度方向的對稱軸位置不發(fā)生變化。
[0091]請繼續(xù)參考圖15，獲取所述犧牲圖案52的實際寬度W51。
[0092]本實施例可以采用掃描電子顯微鏡或者掃描光學測量設備獲取犧牲圖案52的實際寬度W51，同時，可一并獲取相鄰犧牲圖案52的實際間距D51。
[0093]請參考圖16，在犧牲圖案52的側面形成側墻53，調控側墻53的實際寬度W53等于犧牲圖案52的預設寬度W50與側墻53的預設寬度W52之和與犧牲圖案的實際寬度W51之差。
[0094]圖16中用虛線矩形代表側墻43的預設形狀，虛線矩形對應的寬度為側墻43的預設寬度W52。
[0095]本實施例中，可通過第一次APC調控側墻53的實際寬度W53。
[0096]APC調控的原理可參考實施例一相應內容。由于犧牲圖案52的預設寬度W50與側墻53的預設寬度W52都是預設值，因此它們都是已知的，并且又通過上述步驟獲取了犧牲圖案的實際寬度W51，將這些數據輸入APC相應程序或系統(tǒng)，就可以根據上述數值得到實際寬度W53的具體數值。由于本實施例中，犧牲圖案52的預設寬度W50小于犧牲圖案52的實際寬度W51，因此需要控制側墻53的實際寬度W53小于側墻的預設寬度W52。
[0097]所述第一次APC可以通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一，對側墻53的實際寬度W53進行調控。具體的，本實施例以原子層沉積法沉積形成側墻53，在沉積過程中，所述第一次APC —方面控制沉積設備的氣壓和氣流保持穩(wěn)定，從而控制沉積速率，另一方面通過控制沉積時間來確定側墻53最終生成的實際寬度W53。
[0098]如果不調控側墻53的實際寬度W53，而是按側墻53的預設寬度W52形成側墻53，由于犧牲圖案52寬度方向的對稱軸位置未發(fā)生改變，并且犧牲圖案52寬度發(fā)生了擴張，因此側墻53寬度方向的對稱軸位置勢必發(fā)生改變。一旦側墻53寬度方向的對稱軸位置發(fā)生改變，以側墻53為掩模形成的功能圖案對稱軸位置也相應改變，因此所形成的功能圖案必將出現(xiàn)間距奇偶效應。
[0099]本實施例通過調控側墻53的實際寬度W53等于犧牲圖案52的預設寬度W50與側墻53的預設寬度W52之和與犧牲圖案52的實際寬度W51之差，即可以使得側墻53的實際寬度W53與犧牲圖案52的實際寬度W51之和等于犧牲圖案52的預設寬度W50與側墻53的預設寬度W52之和。由于犧牲圖案52寬度方向的對稱軸自始至終未發(fā)生變化，因此，當側墻53的實際寬度W53與犧牲圖案52的實際寬度W51之和等于犧牲圖案52的預設寬度W50與側墻53的預設寬度W52之和時，側墻53寬度方向的對稱軸位置也不發(fā)生改變，從而保證以側墻53為掩模形成的功能圖案對稱軸位置不變。
[0100]從另一個角度看，通過調控側墻53的實際寬度W53等于犧牲圖案52的預設寬度W50與側墻53的預設寬度W52之和與犧牲圖案52的實際寬度W51之差，得到的各側墻53中，相鄰側墻53之間具有相同的間距D52，如圖16所示，據此亦可知，以側墻53為掩模形成的功能圖案必然不會出現(xiàn)間距奇偶效應。
[0101]側墻53的材料可以包括氧化硅、氮化碳或者氮化硅中的一種或者多種的任意組合，其寬度范圍可以包括100埃?500埃。
[0102]請繼續(xù)參考圖16，去除圖15所示的犧牲圖案52。
[0103]由于犧牲圖案52的材料為無定形碳，因此可采用灰化工藝去除犧牲圖案52。
[0104]請參考圖17，以側墻53為掩模蝕刻功能層51a形成功能圖案51b，調控功能圖案51b的實際寬度W54等于功能圖案51b的預設寬度。
[0105]雖然相鄰側墻53之間具有相同的間距D52保證了以側墻53為掩模形成的功能圖案51b不會出現(xiàn)間距奇偶效應，但是由于本實施例中減小了側墻53的寬度，因此，如果不對功能圖案51b的實際寬度W54進行調控，其必然會小于功能圖案51b的預設寬度，而功能圖案51b的實際寬度W54小于功能圖案51b的預設寬度同樣會導致利用功能圖案51b形成的半導體器件發(fā)生偏差，導致半導體器件性能下降甚至失效。
[0106]本實施例采用第二次APC對功能圖案51b的實際寬度W54進行調控，從而保證功能圖案51b的實際寬度W54等于預設寬度，從而保證最終形成的功能圖案51b滿足最初的設定要求。
[0107]具體的，所述第二次APC可以通過增加氣壓或適當增加蝕刻功能層51a氣體中CH2F2的含量達到增大功能圖案51b的要求，從而使功能圖案51b的實際寬度W54與預設寬度相等。所述第二次APC可以在10埃?20埃范圍內對功能圖案51b的寬度進行調整。
[0108]本實施例所提供的半導體圖案化方法通過第一次APC調控側墻53的實際寬度W2，從而使得側墻53寬度方向的對稱軸不因犧牲圖案52寬度發(fā)生擴張而改變位置，進而保證功能圖案51b寬度方向的對稱軸不因犧牲圖案52寬度發(fā)生擴張而改變位置，即保證功能圖案51b寬度方向的對稱軸位置準確，并通過第一次APC調控功能圖案51b的實際寬度W54與預設寬度相等，從而保證功能圖案51b的寬度尺寸準確，最終保證功能圖案51b既不發(fā)生間隔奇偶效應，又滿足工藝要求，從而使得利用所述半導體圖案化方法形成的半導體器件尺寸不發(fā)生偏差，進而提高半導體器件的有效率。
[0109]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
【權利要求】
1.一種半導體圖形化方法，其特征在于，包括: 提供半導體襯底，所述半導體襯底上具有功能層； 在所述功能層上按預設寬度形成多個犧牲圖案； 獲取所述犧牲圖案的實際寬度和相鄰所述犧牲圖案的實際間距的至少其中之一； 在所述犧牲圖案的側面形成側墻，調控所述側墻的實際寬度或者相鄰所述側墻的實際間距，直至相鄰所述側墻的實際間距相等； 去除所述犧牲圖案； 以所述側墻為掩模蝕刻所述功能層形成功能圖案，調控所述功能層的實際寬度等于所述功能層的預設寬度。
2.如權利要求1所述的半導體圖形化方法，其特征在于，通過調控所述側墻的實際寬度等于所述犧牲圖案的預設寬度與所述側墻的預設寬度之和與所述犧牲圖案的實際寬度之差，或者通過調控所述側墻的實際間距等于所述犧牲圖案的實際寬度，使相鄰所述側墻的實際間距相等。
3.如權利要求1所述的半導體圖形化方法，其特征在于，采用第一次先進制程控制調控所述側墻的實際寬度或者相鄰所述側墻的實際間距。
4.如權利要求3所述的半導體圖形化方法，其特征在于，所述第一次先進制程控制通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一調控所述側墻的實際寬度或者相鄰所述側墻的實際間距。
5.如權利要求1所述的半導體圖形化方法，其特征在于，采用第二次先進制程控制調控所述功能層的實際寬度。
6.如權利要求5所述的半導體圖形化方法，其特征在于，所述第二次先進制程控制通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一調控所述功能層的實際寬度。
7.如權利要求1所述的半導體圖形化方法，其特征在于，采用掃描電子顯微鏡或者掃描光學測量設備獲取所述犧牲圖案的實際寬度。
8.如權利要求1所述的半導體圖形化方法，其特征在于，所述犧牲圖案的材料包括無定形碳，所述犧牲圖案的厚度范圍包括1000埃?3000埃。
9.如權利要求1所述的半導體圖形化方法，其特征在于，所述側墻的材料包括氧化硅、氮化碳或者氮化硅中的一種或者多種的任意組合，所述側墻的寬度范圍包括100埃?500埃。
10.如權利要求1所述的半導體圖形化方法，其特征在于，所述犧牲圖案的實際寬度與預設寬度相差范圍包括10埃?30埃。
【文檔編號】H01L21/02GK104425211SQ201310365836
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權日:2013年8月20日
【發(fā)明者】尚飛, 何其暘 申請人:中芯國際集成電路制造(上海)有限公司