本發(fā)明的一個方式涉及一種包括氧化物半導體膜的半導體裝置以及包括該半導體裝置的顯示裝置。

注意，本發(fā)明的一個方式不局限于上述技術(shù)領域。本說明書等所公開的發(fā)明的一個方式的技術(shù)領域涉及一種物體、方法或制造方法。另外，本發(fā)明的一個方式涉及一種工序(process)、機器(machine)、產(chǎn)品(manufacture)或者組合物(composition of matter)。本發(fā)明的一個方式尤其涉及一種半導體裝置、包括電致發(fā)光(Electro Luminescence)元件的顯示裝置(以下，也稱為EL顯示裝置)、液晶顯示裝置、發(fā)光裝置、蓄電裝置、存儲裝置、攝像裝置、這些裝置的驅(qū)動方法或這些裝置的制造方法。

背景技術(shù)：

通過使用形成在具有絕緣表面的襯底上的半導體薄膜來構(gòu)成晶體管(也稱為場效應晶體管(FET)或薄膜晶體管(TFT))的技術(shù)受到關注。該晶體管被廣泛地應用于如集成電路(IC)及圖像顯示裝置(顯示裝置)等電子器件。作為可以應用于晶體管的半導體薄膜，以硅為代表的半導體材料被周知，而作為其他材料，氧化物半導體受到關注(例如，專利文獻1)。

另外，也公開了如下結(jié)構(gòu)：為了校正對EL顯示裝置的各像素設置的包含氧化物半導體的晶體管及發(fā)光元件的周圍溫度(以下，記載為環(huán)境溫度)所導致的特性變化，設置監(jiān)控電路的結(jié)構(gòu)。該監(jiān)控電路設置在像素部的外側(cè)，具有根據(jù)環(huán)境溫度校正發(fā)光元件的陰極的電位的結(jié)構(gòu)(例如，專利文獻2)。

[專利文獻1]日本專利申請公開2006-165529號公報

[專利文獻2]日本專利申請公開2012-78798號公報

技術(shù)實現(xiàn)要素：

如專利文獻2所示，發(fā)光元件具有其電阻值(內(nèi)部電阻值)根據(jù)環(huán)境溫度發(fā)生變化的性質(zhì)。具體而言，當將室溫看作通常溫度時，在溫度比通常溫度高的情況下電阻值降低，在溫度比通常溫度低的情況下電阻值上升。因此，發(fā)光元件的電流-電壓特性根據(jù)環(huán)境溫度發(fā)生變化。具體而言，當溫度上升時，發(fā)光元件的電流值增加而其亮度比所希望的亮度高，當溫度下降時，在施加相同電壓的情況下，發(fā)光元件的電流值降低而其亮度比所希望的亮度低。因此，由于環(huán)境溫度變化引起流過發(fā)光元件的電流之值的變動，所以有可能產(chǎn)生發(fā)光元件的亮度偏差。

鑒于上述問題，本發(fā)明的一個方式的目的之一是抑制因環(huán)境溫度變化所引起的流過發(fā)光元件的電流之值的變動而產(chǎn)生的發(fā)光元件的亮度偏差。另外，本發(fā)明的一個方式的其他目的之一是提供一種新穎的半導體裝置。本發(fā)明的一個方式的其他目的之一是提供一種新穎的顯示裝置。

注意，上述目的的記載不妨礙其他目的的存在。本發(fā)明的一個方式并不需要實現(xiàn)所有上述目的。上述目的以外的目的從說明書等的描述中是顯而易見的，并可以從所述描述中抽取。

本發(fā)明的一個方式是一種包括晶體管的半導體裝置，該半導體裝置包括：像素電路；監(jiān)控電路；以及校正電路，像素電路包括：選擇晶體管；驅(qū)動晶體管；以及發(fā)光元件，監(jiān)控電路包括監(jiān)控發(fā)光元件；以及監(jiān)控晶體管，在半導體裝置中，取得流過監(jiān)控發(fā)光元件及監(jiān)控晶體管的電流值，并通過校正電路控制流過發(fā)光元件及驅(qū)動晶體管的電流值。更具體地說，該半導體裝置為如下。

本發(fā)明的一個方式是一種包括晶體管的半導體裝置，該半導體裝置包括：像素電路；監(jiān)控電路；校正電路；第一電極；第二電極；以及第三電極，像素電路包括：選擇晶體管；驅(qū)動晶體管；以及發(fā)光元件，監(jiān)控電路包括監(jiān)控發(fā)光元件；以及監(jiān)控晶體管，校正電路包括：放大電路；以及開關元件，監(jiān)控發(fā)光元件的一對電極的一個與第一電極電連接，監(jiān)控發(fā)光元件的一對電極的另一個與監(jiān)控晶體管的源電極和漏電極中的一個電連接，監(jiān)控晶體管的源電極和漏電極中的另一個與放大電路的第一輸入端子電連接，監(jiān)控晶體管的柵電極與放大電路的輸出端子電連接，第二電極與放大電路的第二輸入端子電連接，第三電極通過開關元件與監(jiān)控晶體管的源電極和漏電極中的另一個電連接，電阻器連接于第三電極與監(jiān)控晶體管的源電極和漏電極中的另一個之間，通過校正電路控制流過發(fā)光元件的電流。

另外，在上述方式中，電阻器優(yōu)選設置在將監(jiān)控晶體管的源電極和漏電極中的另一個與放大電路的第一輸入端子彼此連接的布線的外部。另外，在上述方式中，電阻器優(yōu)選包括氧化物導電體。

另外，在上述方式中，選擇晶體管、驅(qū)動晶體管以及監(jiān)控晶體管優(yōu)選在其溝道區(qū)域中包括氧化物半導體。

另外，在上述方式中，氧化物導電體及氧化物半導體優(yōu)選包含至少一個相同的金屬元素。另外，在上述方式中，氧化物導電體和氧化物半導體中的一個或兩個優(yōu)選包含In、Zn、M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。另外，在上述方式中，優(yōu)選的是，氧化物導電體和氧化物半導體中的一個或兩個包括結(jié)晶部，并且該結(jié)晶部具有c軸取向性。

另外，本發(fā)明的另一方式是包括上述各方式之任一所述的半導體裝置和濾色片的顯示裝置。另外，本發(fā)明的另一方式是包括該顯示裝置和觸摸傳感器的顯示模塊。另外，本發(fā)明的另一方式是包括上述各方式之任一所述的半導體裝置、上述顯示裝置或上述顯示模塊以及操作鍵或電池的電子設備。

根據(jù)本發(fā)明的一個方式可以抑制因環(huán)境溫度變化所引起的流過發(fā)光元件的電流之值的變動而產(chǎn)生的發(fā)光元件的亮度偏差。根據(jù)本發(fā)明的一個方式可以提供一種新穎的半導體裝置。根據(jù)本發(fā)明的一個方式可以提供一種新穎的顯示裝置。

注意，這些效果的記載不妨礙其他效果的存在。此外，本發(fā)明的一個方式并不需要具有所有上述效果。上述效果以外的效果從說明書、附圖、權(quán)利要求書等的描述中是顯而易見的，并可以從所述描述中抽取。

附圖說明

圖1是示出半導體裝置的一個方式的方框圖；

圖2是說明半導體裝置的一個方式的電路的圖；

圖3是說明半導體裝置的一個方式的電路的圖；

圖4是說明半導體裝置的一個方式的電路的圖；

圖5是說明半導體裝置的一個方式的電路的圖；

圖6是說明半導體裝置的一個方式的電路的圖；

圖7A和圖7B是示出半導體裝置的一個方式的俯視圖及截面圖；

圖8是說明半導體裝置的一個方式的電路的圖；

圖9是說明半導體裝置的一個方式的電路的圖；

圖10A和圖10B是示出半導體裝置的一個方式的俯視圖及截面圖；

圖11A和圖11B是說明發(fā)光元件的L-J特性及發(fā)光元件的I-V特性的圖；

圖12是說明晶體管的溫度特性的圖；

圖13是說明氧化物導電體(OC)的電阻的溫度特性的圖；

圖14A至圖14C是示出晶體管的一個方式的俯視圖及截面圖；

圖15A至圖15C是示出晶體管的一個方式的俯視圖及截面圖；

圖16A至圖16C是示出晶體管的一個方式的俯視圖及截面圖；

圖17A至圖17C是示出晶體管的一個方式的俯視圖及截面圖；

圖18A至圖18C是示出晶體管的一個方式的俯視圖及截面圖；

圖19A至圖19D是示出晶體管的一個方式的截面圖；

圖20A和圖20B是說明氧化物半導體的能帶結(jié)構(gòu)的圖；

圖21A至圖21D是示出半導體裝置的制造工序的一個例子的截面圖；

圖22A和圖22B是示出半導體裝置的制造工序的一個例子的截面圖；

圖23A至圖23C是示出半導體裝置的制造工序的一個例子的截面圖；

圖24A至圖24D是示出半導體裝置的制造工序的一個例子的截面圖；

圖25A至圖25E是說明CAAC-OS及單晶氧化物半導體的利用XRD的結(jié)構(gòu)分析的圖以及CAAC-OS的選區(qū)電子衍射圖案；

圖26A至圖26E是CAAC-OS的截面TEM圖像、平面TEM圖像及其圖像分析；

圖27A至圖27D是示出nc-OS的電子衍射圖案的圖及nc-OS的截面TEM圖像；

圖28A和圖28B是a-like OS的截面TEM圖像；

圖29是示出因電子照射導致的In-Ga-Zn氧化物的結(jié)晶部的變化的圖；

圖30A和圖30B是示出觸摸屏的一個例子的透視圖；

圖31A和圖31B是示出顯示裝置及觸摸傳感器的例子的截面圖；

圖32A和圖32B是示出觸摸屏的例子的截面圖；

圖33A和圖33B是觸摸傳感器的方框圖及時序圖；

圖34是觸摸傳感器的電路圖；

圖35A和圖35B是說明輸入輸出裝置的圖；

圖36A至圖36D是說明輸入裝置的圖；

圖37A至圖37D是說明輸入裝置的圖；

圖38是說明輸入輸出裝置的圖；

圖39是說明輸入輸出裝置的圖；

圖40A至圖40C是說明本發(fā)明的一個方式的電路圖及時序圖；

圖41A至圖41C是說明本發(fā)明的一個方式的圖表及電路圖；

圖42A和圖42B是說明本發(fā)明的一個方式的電路圖及時序圖；

圖43A和圖43B是說明本發(fā)明的一個方式的電路圖及時序圖；

圖44是說明顯示模塊的圖；

圖45A至圖45G是說明電子設備的圖；

圖46A和圖46B是說明實施例的晶體管的Ion及Vth的圖；

圖47是說明實施例的半導體裝置的顯示例子的圖；

圖48A和圖48B是說明實施例的半導體裝置的顯示例子的圖；

圖49是實施例的半導體裝置的電路圖；

圖50是說明實施例的半導體裝置的耗電量的圖；

圖51是說明實施例的電路結(jié)構(gòu)的圖；

圖52是說明實施例的發(fā)光元件的亮度-電壓特性的圖；

圖53是說明實施例的校正電路的概念的圖；

圖54是說明實施例的發(fā)光元件的亮度-灰度特性的圖；

圖55是實施例的半導體裝置的電路圖；

圖56是說明發(fā)光元件及晶體管的電流-電壓特性的概念的圖；

圖57是說明各種溫度下的樣品B1及樣品B2的亮度的圖。

具體實施方式

下面，參照附圖對實施方式及實施例進行說明。但是，所屬技術(shù)領域的普通技術(shù)人員可以很容易地理解一個事實，就是實施方式及實施例可以以多個不同形式來實施，其方式和詳細內(nèi)容可以在不脫離本發(fā)明的宗旨及其范圍的條件下被變換為各種各樣的形式。因此，本發(fā)明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內(nèi)容中。

在附圖中，為便于清楚地說明，有時夸大表示大小、層的厚度或區(qū)域。因此，本發(fā)明并不一定限定于上述尺寸。此外，在附圖中，示意性地示出理想的例子，因此本發(fā)明不局限于附圖所示的形狀或數(shù)值等。另外，在附圖中，在不同的附圖之間共同使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略其重復說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加附圖標記。

此外，在本說明書等中，為了方便起見，附加了第一、第二等序數(shù)詞，而其并不表示工序順序或疊層順序。因此，例如可以將“第一”適當?shù)靥鎿Q為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數(shù)詞與用于指定本發(fā)明的一個方式的序數(shù)詞有時不一致。

在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照附圖說明構(gòu)成要素的位置關系。另外，構(gòu)成要素的位置關系根據(jù)描述各構(gòu)成要素的方向適當?shù)馗淖?。因此，不局限于本說明書中所說明的詞句，可以根據(jù)情況適當?shù)馗鼡Q。

此外，在本說明書等中，半導體裝置是指能夠通過利用半導體特性而工作的所有裝置。除了晶體管等半導體元件之外，半導體電路、運算裝置或存儲裝置也是半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示裝置、發(fā)光裝置、電光裝置、發(fā)電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子設備有時包括半導體裝置。

在本說明書等中，晶體管是指至少包括柵極、漏極以及源極這三個端子的元件。晶體管在漏極(漏極端子、漏區(qū)域或漏電極)與源極(源極端子、源區(qū)域或源電極)之間具有溝道區(qū)域，并且電流能夠流過漏極、溝道區(qū)域以及源極。注意，在本說明書等中，溝道區(qū)域是指電流主要流過的區(qū)域。

另外，在使用極性不同的晶體管的情況或電路工作中的電流方向變化的情況等下，源極及漏極的功能有時相互調(diào)換。因此，在本說明書等中，源極和漏極可以相互調(diào)換。

注意，在本說明書等中，氧氮化硅膜是指其組成中氧含量多于氮含量的膜，優(yōu)選在55原子％以上且65原子％以下、1原子％以上且20原子％以下、25原子％以上且35原子％以下、0.1原子％以上且10原子％以下的濃度范圍內(nèi)分別包含氧、氮、硅和氫。氮氧化硅膜是指其組成中氮含量多于氧含量的膜，優(yōu)選在55原子％以上且65原子％以下、1原子％以上且20原子％以下、25原子％以上且35原子％以下、0.1原子％以上且10原子％以下的濃度范圍內(nèi)分別包含氮、氧、硅和氫。

另外，在本說明書等中，可以將“膜”和“層”相互調(diào)換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。

在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態(tài)。因此，也包括該角度為-5°以上且5°以下的狀態(tài)?！按笾缕叫小笔侵竷蓷l直線形成的角度為-30°以上且30°以下的狀態(tài)。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態(tài)。因此，也包括該角度為85°以上且95°以下的狀態(tài)?！按笾麓怪薄笔侵竷蓷l直線形成的角度為60°以上且120°以下的狀態(tài)。

注意，在本說明書等中，當明確地記載有“X與Y連接”時，包括X與Y電連接的情況、X與Y在功能上連接的情況以及X與Y直接連接的情況。因此，不局限于附圖或文中所示的連接關系等規(guī)定的連接關系，還包括附圖或文中所示的連接關系以外的連接關系。

這里，X和Y為對象物(例如，裝置、元件、電路、布線、電極、端子、導電膜等)。

作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、晶體管、電容器、電感器、電阻器、二極管、顯示元件、發(fā)光元件和負載等)。另外，開關具有控制開啟和關閉的功能。換言之，通過使開關處于導通狀態(tài)(開啟狀態(tài))或非導通狀態(tài)(關閉狀態(tài))來控制是否使電流流過?；蛘?，開關具有選擇并切換電流路徑的功能。

作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉(zhuǎn)換電路(DA轉(zhuǎn)換電路、AD轉(zhuǎn)換電路、伽馬校正電路等)、電位電平轉(zhuǎn)換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位電平的電平轉(zhuǎn)移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差分放大電路、源極跟隨電路、緩沖電路等)、信號產(chǎn)生電路、存儲電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y(jié)時，也可以說X與Y在功能上是連接著的。

此外，當明確地記載有“X與Y連接”時，包括如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載有“電連接”時，與只明確記載有“連接”的情況相同。

注意，例如，在晶體管的源極(或第一端子等)通過Z1(或沒有通過Z1)與X電連接，晶體管的漏極(或第二端子等)通過Z2(或沒有通過Z2)與Y電連接的情況下以及在晶體管的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，晶體管的漏極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以描述為如下。

例如，可以表達為“X、Y、晶體管的源極(或第一端子等)及晶體管的漏極(或第二端子等)互相電連接，X、晶體管的源極(或第一端子等)、晶體管的漏極(或第二端子等)及Y依次電連接”。或者，可以表達為“晶體管的源極(或第一端子等)與X電連接，晶體管的漏極(或第二端子等)與Y電連接，X、晶體管的源極(或第一端子等)、晶體管的漏極(或第二端子等)及Y依次電連接”?；蛘?，可以表達為“X通過晶體管的源極(或第一端子等)及漏極(或第二端子等)與Y電連接，X、晶體管的源極(或第一端子等)、晶體管的漏極(或第二端子等)、Y依次設置為相互連接”。通過使用與這種例子相同的表達方法規(guī)定電路結(jié)構(gòu)中的連接順序，可以區(qū)別晶體管的源極(或第一端子等)與漏極(或第二端子等)而決定技術(shù)范圍。注意，這種表達方法只是一個例子而已，不局限于上述表達方法。在此，X、Y、Z1及Z2為對象物(例如，裝置、元件、電路、布線、電極、端子、導電膜等)。

實施方式1

在本實施方式中，參照圖1至圖13說明本發(fā)明的一個方式的半導體裝置的例子。

<1-1.半導體裝置>

圖1是示出本發(fā)明的一個方式的半導體裝置的一個例子的方框圖。

圖1所示的半導體裝置包括：像素部12；配置在像素部12的外側(cè)的柵極線驅(qū)動電路16；配置在像素部12的外側(cè)的信號線驅(qū)動電路18；配置在像素部12的外側(cè)的監(jiān)控電路20；以及與監(jiān)控電路20電連接的校正電路30。另外，像素部12包括多個像素電路14。

圖1所示的半導體裝置包括端子部17及保護電路13。另外，也可以不設置端子部17及保護電路13。

[像素部及像素電路]

像素部12包括配置為X行(X為2以上的自然數(shù))Y列(Y為2以上的自然數(shù))的用來驅(qū)動多個顯示元件的電路(像素電路14)，柵極線驅(qū)動電路16具有輸出選擇像素電路14的信號(掃描信號)的功能，信號線驅(qū)動電路18具有供應用來驅(qū)動像素電路14所包括的顯示元件的信號(數(shù)據(jù)信號)的功能。

另外，在圖1中例示出將多個像素電路14配置為矩陣狀(條紋配置)的結(jié)構(gòu)，但是不局限于此，例如也可以多個像素電路14采用三角狀排列、PenTile排列。另外，作為在進行彩色顯示時在像素電路14中被控制的顏色要素，可以舉出RGB(R是紅色、G是綠色、B是藍色)的三種顏色。在進行彩色顯示時在像素電路14中被控制的顏色要素不局限于上述三種顏色，也可以是三種以上的顏色，例如可以是RGBW(W是白色)或者可以對RGB追加Y(黃色)、C(青色)、M(品紅色)等中的一種以上。另外，各個顏色要素的點的顯示區(qū)域的大小可以不同。

另外，多個像素電路14的每一個包括發(fā)光元件及控制流過該發(fā)光元件的電流的驅(qū)動晶體管。通過對發(fā)光元件施加電壓，電子和空穴從發(fā)光元件所包括的一對電極分別注入包含發(fā)光有機化合物的層中，從而電流流過。然后，電子和空穴重新結(jié)合，由此，發(fā)光有機化合物達到激發(fā)態(tài)，并且當該激發(fā)態(tài)返回到基態(tài)時，獲得發(fā)光。根據(jù)這種機理，該發(fā)光元件被稱為電流激發(fā)型發(fā)光元件。

[柵極線驅(qū)動電路及信號線驅(qū)動電路]

柵極線驅(qū)動電路16和信號線驅(qū)動電路18中的任一個或兩個優(yōu)選形成在與像素部12相同的襯底上。由此，可以減少構(gòu)件的數(shù)量或端子的數(shù)量。在柵極線驅(qū)動電路16和信號線驅(qū)動電路18中的任一個或兩個沒有形成在與像素部12相同的襯底上的情況下，可以通過COG(Chip On Glass：玻璃覆晶封裝)方式或TAB(Tape Automated Bonding：卷帶自動結(jié)合)方式安裝柵極線驅(qū)動電路16和信號線驅(qū)動電路18中的任一個或兩個。

脈沖信號及數(shù)據(jù)信號分別通過被供應掃描信號的多個掃描線GL之一及被供應數(shù)據(jù)信號的多個數(shù)據(jù)線DL之一被輸入到多個像素電路14中的每一個。另外，多個像素電路14的每一個被柵極線驅(qū)動電路16控制數(shù)據(jù)信號的寫入及保持。例如，通過掃描線GL_m(m是X以下的自然數(shù))從柵極線驅(qū)動電路16對第m行第n列的像素電路14輸入脈沖信號，并根據(jù)掃描線GL_m的電位而通過數(shù)據(jù)線DL_n(n是Y以下的自然數(shù))從信號線驅(qū)動電路18對第m行第n列的像素電路14輸入數(shù)據(jù)信號。

柵極線驅(qū)動電路16具有移位寄存器等。柵極線驅(qū)動電路16通過端子部17被輸入用來驅(qū)動移位寄存器的信號并輸出信號。例如，柵極線驅(qū)動電路16被輸入起始脈沖信號、時鐘信號等并輸出脈沖信號。柵極線驅(qū)動電路16具有控制被供應掃描信號的布線(以下稱為掃描線GL_1至GL_X)的電位的功能。另外，也可以設置多個柵極線驅(qū)動電路16，并通過多個柵極線驅(qū)動電路16分別控制掃描線GL_1至GL_X?；蛘撸瑬艠O線驅(qū)動電路16具有能夠供應初始化信號的功能。但是，不局限于此，柵極線驅(qū)動電路16也可以供應其他信號。例如，如圖1所示，柵極線驅(qū)動電路16與控制發(fā)光元件的電位的布線(以下，稱為ANODE_1至ANODE_X)電連接。

信號線驅(qū)動電路18具有移位寄存器等。信號線驅(qū)動電路18通過端子部17接收用來驅(qū)動移位寄存器的信號和從其中得出數(shù)據(jù)信號的信號(圖像信號)。信號線驅(qū)動電路18具有根據(jù)圖像信號生成寫入到像素電路14的數(shù)據(jù)信號的功能。此外，信號線驅(qū)動電路18具有響應于由于起始脈沖信號、時鐘信號等的輸入產(chǎn)生的脈沖信號而控制數(shù)據(jù)信號的輸出的功能。另外，信號線驅(qū)動電路18具有控制被供應數(shù)據(jù)信號的布線(以下稱為數(shù)據(jù)線DL_1至DL_Y)的電位的功能?；蛘撸盘柧€驅(qū)動電路18具有能夠供應初始化信號的功能。但是，不局限于此，信號線驅(qū)動電路18可以供應其他信號。例如，信號線驅(qū)動電路18包括多個模擬開關等。信號線驅(qū)動電路18通過依次使多個模擬開關開啟而可以輸出對圖像信號進行時間分割所得到的信號作為數(shù)據(jù)信號。

[保護電路]

保護電路13例如連接于作為柵極線驅(qū)動電路16與像素電路14之間的布線的掃描線GL?；蛘撸Ｗo電路13可以連接于作為信號線驅(qū)動電路18和像素電路14之間的布線的數(shù)據(jù)線DL。或者，保護電路13可以連接于柵極線驅(qū)動電路16和像端子部17之間的布線?；蛘?，保護電路13可以連接于信號線驅(qū)動電路18和像端子部17之間的布線。此外，端子部17具有用來從外部的電路對顯示裝置輸入電源、控制信號及圖像信號的端子。

保護電路13具有在對與其連接的布線供應一定范圍之外的電位時使該布線與其他布線之間導通的功能。通過設置保護電路13，可以提高顯示裝置對因ESD(Electrostatic Discharge：靜電放電)等而產(chǎn)生的過電流的耐性。另外，也可以采用柵極線驅(qū)動電路16與保護電路13連接的結(jié)構(gòu)或信號線驅(qū)動電路18與保護電路13連接的結(jié)構(gòu)?；蛘?，可以采用端子部17與保護電路13連接的結(jié)構(gòu)。

[監(jiān)控電路及校正電路]

監(jiān)控電路20及校正電路30具有控制流過像素電路14所包括的發(fā)光元件及驅(qū)動晶體管的電流的功能。

在圖1中例示出將多個監(jiān)控電路20及多個校正電路30配置在像素部12的外側(cè)的結(jié)構(gòu)，但是不局限于此，也可以采用配置一個監(jiān)控電路20及一個校正電路30的結(jié)構(gòu)。另外，如圖1所示那樣，通過采用將多個監(jiān)控電路20及多個校正電路30配置在像素部12的外側(cè)的結(jié)構(gòu)，可以在像素部12中進行多個校正，所以是優(yōu)選的。例如，將像素部12均勻分成上下左右四個部分，使用該分割成四個的區(qū)域附近的監(jiān)控電路20及校正電路30，獨立控制各分割成的區(qū)域內(nèi)的發(fā)光元件及驅(qū)動晶體管，即可。

<1-2.發(fā)光元件的特性>

接著，以下對像素電路14所包括的發(fā)光元件的特性進行說明。首先，使用圖11A和圖11B對發(fā)光元件的特性之一的L-J(亮度-電流密度)特性及I-V(電流-電壓)特性進行說明。

圖11A是說明發(fā)光元件的L-J特性的圖。如圖11A所示，在發(fā)光元件中，與電流密度成比，亮度也增高。就是說，發(fā)光元件的L-J特性沒有環(huán)境溫度所引起的變化(以下，有時稱為溫度依賴性)，或者環(huán)境溫度所引起的變化極少。

圖11B是說明發(fā)光元件的I-V特性的圖。發(fā)光元件的電阻因溫度而變化，因此在溫度變化時亮度也變化。例如，如圖11B所示，在施加相同電壓的情況下，在發(fā)光元件的溫度高于25℃時，流過發(fā)光元件的電流增加。

于是，本發(fā)明的一個方式的半導體裝置包括監(jiān)控電路20及校正電路30，以便減低發(fā)光元件的溫度依賴性。監(jiān)控電路20包括具有與像素電路14所包括的發(fā)光元件及驅(qū)動晶體管相同的功能的發(fā)光元件以及晶體管。具體地說，監(jiān)控電路20包括監(jiān)控發(fā)光元件以及監(jiān)控晶體管。校正電路30具有如下功能：基于流過監(jiān)控電路20所包括的監(jiān)控發(fā)光元件和監(jiān)控晶體管中的一個或兩個的電流值的數(shù)據(jù)，控制流過像素電路14的電流。例如，通過校正電路30，可以控制流過像素電路14所包括的發(fā)光元件或驅(qū)動晶體管的電流值。

<1-3.監(jiān)控電路及校正電路的結(jié)構(gòu)實例1>

接著，使用圖2對監(jiān)控電路20及校正電路30的一個例子進行說明。圖2是示出本發(fā)明的一個方式的半導體裝置所包括的監(jiān)控電路20及校正電路30的一個例子的電路圖。

監(jiān)控電路20包括監(jiān)控發(fā)光元件21以及監(jiān)控晶體管22。另外，校正電路30包括放大電路31以及開關元件32。

監(jiān)控發(fā)光元件21的一對電極中的一個與第一電極(CATHODE)電連接，監(jiān)控發(fā)光元件21的一對電極中的另一個與監(jiān)控晶體管22的源電極和漏電極中的一個電連接。第一電極被輸入CATHODE電位。

監(jiān)控晶體管22的源電極和漏電極中的另一個與放大電路31的第一輸入端子電連接，監(jiān)控晶體管22的柵電極與放大電路31的輸出端子電連接。另外，第二電極(Vanode)被輸入ANODE電位，第二電極(Vanode)與放大電路31的第二輸入端子電連接。另外，第三電極(V2)被輸入高電源電位，第三電極(V2)通過開關元件32與監(jiān)控晶體管22的源電極和漏電極中的另一個電連接。另外，電阻器50連接于在第三電極(V2)與監(jiān)控晶體管22的源電極和漏電極中的另一個之間。

例如，當采用圖2所示的監(jiān)控電路20及校正電路30的結(jié)構(gòu)時，從第二電極(Vanode)向第一電極(CATHODE)流過的電流值i表示為如下算式(1)。

(V2-Vanode)/R (1)

注意，在算式(1)中，V2-Vanode是流過電流值i時所需要的監(jiān)控晶體管22的柵電極與源電極之間的電位(Vgs)，R是電阻器50的電阻值。

因此，電阻器50優(yōu)選沒有溫度依賴性且有固定電阻值。例如，作為電阻器50，優(yōu)選使用氧化物導電體(OC：Oxide Conductor)。例如，通過氧化物半導體(OS：Oxide Semiconductor)的載流子密度增加而使其導電性成為n型，可以獲得氧化物導電體(OC)。

在氧化物導電體(OC)中，因環(huán)境溫度所引起的電阻的變化少，或者因環(huán)境溫度所引起的變化極少。就是說，可以將氧化物導電體用作溫度依賴性低的電阻材料。注意，電阻器50不局限于氧化物導電體(OC)，也可以使用溫度依賴性低的其他電阻材料。

監(jiān)控晶體管22優(yōu)選在活性層中包括氧化物半導體(OS)。可以在相同工序中制造上述氧化物導電體(OC)和氧化物半導體(OS)。在將氧化物半導體(OS)用于監(jiān)控晶體管22的情況下，該監(jiān)控晶體管22的特性有時與監(jiān)控發(fā)光元件21同樣地因環(huán)境溫度而變化。例如，環(huán)境溫度越高，有時包括氧化物半導體(OS)的監(jiān)控晶體管22的漏電極與源電極之間的電位差(Vds)越大。

注意，在圖2所示的監(jiān)控電路20中，例示出作為監(jiān)控晶體管22使用n溝道型晶體管的結(jié)構(gòu)，但是不局限于此，例如也可以采用圖3所示的結(jié)構(gòu)。圖3是說明監(jiān)控電路及校正電路的一個例子的電路圖。在圖3中，將圖2所示的監(jiān)控晶體管22換為p溝道型結(jié)構(gòu)，來改變圖2所示的放大電路31的極性。

另外，可以采用將電阻器50設置在監(jiān)控發(fā)光元件21的第一電極(CATHODE)一側(cè)的結(jié)構(gòu)。圖4示出該結(jié)構(gòu)的一個例子。圖4所示的電路包括監(jiān)控電路20B及校正電路30B。注意，當采用圖4所示的結(jié)構(gòu)時，流過監(jiān)控發(fā)光元件21的電流值i表示為如下算式(2)。

(V2-CATHODE)/R (2)

另外，可以采用改變監(jiān)控發(fā)光元件21的疊層順序，所謂的相反層疊順序的結(jié)構(gòu)。圖5示出該結(jié)構(gòu)的一個例子。圖5所示的電路包括監(jiān)控電路20C及校正電路30C。

在上文中，例示出使用監(jiān)控電路對發(fā)光元件進行溫度校正的結(jié)構(gòu)，但是不局限于此，例如可以只使用監(jiān)控電路，監(jiān)測流過像素電路所包括的發(fā)光元件及驅(qū)動晶體管的電流之值而進行溫度校正。

<1-4.包括氧化物半導體的晶體管的溫度特性>

在此，下面使用圖12對包括氧化物半導體(OS)的晶體管的溫度依賴性進行說明。

圖12是對底柵頂接觸型(BGTC)，所謂的溝道蝕刻型晶體管的溫度依賴性進行評價的結(jié)果。在該晶體管的活性層中使用氧化物半導體。作為氧化物半導體，采用如下兩個條件：第一條件為采用IGZO膜(In∶Ga∶Zn＝4∶2∶4.1[原子數(shù)比])與IGZO膜(In∶Ga∶Zn＝1∶1∶1.2[原子數(shù)比])的疊層結(jié)構(gòu)；第二條件為IGZO膜(In∶Ga∶Zn＝1∶1∶1.2[原子數(shù)比])的單層結(jié)構(gòu)。另外，晶體管的尺寸為如下：溝道長度L為3μm且溝道寬度W為5μm。

作為晶體管的溫度依賴性的評價，采用襯底溫度為25℃、40℃、60℃及80℃的四個條件，測定晶體管的通態(tài)電流(Ion)。另外，漏電壓(Vd)為20V，柵電壓(Vg)為15V。

如圖12所示那樣，不依賴于氧化物半導體的條件，襯底溫度越高，晶體管的Ion越高。就是說，包括氧化物半導體的晶體管具有溫度依賴性。

<1-5.氧化物導電體的溫度依賴性>

接著，使用圖13對氧化物導電體(OC)的溫度依賴性進行說明。

圖13是說明氧化物導電體(OC)的電阻的溫度依賴性的圖。該氧化物導電體(OC)通過如下方式形成：在形成氧化物半導體膜之后，在該氧化物半導體膜上形成包含氫的氮化硅膜，從該氮化硅膜向氧化物半導體膜供應氫。作為氧化物半導體，采用如下兩個條件：第一條件為采用IGZO膜(In∶Ga∶Zn＝4∶2∶4.1[原子數(shù)比])與IGZO膜(In∶Ga∶Zn＝1∶1∶1.2[原子數(shù)比])的疊層結(jié)構(gòu)；第二條件為IGZO膜(In∶Ga∶Zn＝1∶1∶1.2[原子數(shù)比])的單層結(jié)構(gòu)。

作為氧化物導電體(OC)的溫度依賴性的評價，采用襯底溫度為25℃、40℃、60℃及80℃的四個條件，測定氧化物導電體(OC)的薄層電阻。另外，氧化物導電體(OC)的尺寸為W/L＝10μm/1500μm。

如圖13所示那樣，不依賴于氧化物半導體的條件，即使襯底溫度變化，氧化物導電體(OC)的薄層電阻也沒有變化，或者其變化極少。由此可知，氧化物導電體(OC)的電阻沒有溫度依賴性，或者電阻的溫度依賴性極少。換句話說，氧化物導電體是簡并半導體，可以推測其導帶底與費米能級一致或大致一致。

由此，可以將氧化物導電體適當?shù)赜米餍Ｕ娐?0所包括的電阻器。

<1-6.監(jiān)控電路及校正電路的結(jié)構(gòu)實例2>

接著，使用圖6對與圖2所示的監(jiān)控電路20及校正電路30的結(jié)構(gòu)不同的結(jié)構(gòu)實例進行說明。

圖6是說明本發(fā)明的一個方式的半導體裝置的一個例子的電路圖。圖6所示的電路包括監(jiān)控電路20A及校正電路30A。

[監(jiān)控電路]

監(jiān)控電路20A包括監(jiān)控發(fā)光元件21、監(jiān)控晶體管22A、電阻器23、端子24、端子25、端子26以及端子27。

如監(jiān)控電路20A所示那樣，通過設置多個端子且改變該端子的連接對象，可以測定監(jiān)控發(fā)光元件21、監(jiān)控晶體管22A及電阻器23的各元件特性。

另外，電阻器23可以使用上述氧化物導電體(OC)形成。由此，在圖6中，對電阻器23附上“OC”的符號。注意，這在后面的附圖中也是同樣的。

端子24與監(jiān)控晶體管22A的柵電極電連接，可以將監(jiān)控晶體管22A的柵電極的電位提取到外部。端子25與監(jiān)控晶體管22A的源電極電連接，可以將監(jiān)控晶體管22A的源電極的電位提取到外部。端子26與監(jiān)控晶體管22A的漏電極電連接，可以將監(jiān)控晶體管22A的漏電極的電位提取到外部。端子27通過電阻器23及監(jiān)控晶體管22A與監(jiān)控發(fā)光元件21的一對電極的另一個電連接，可以將監(jiān)控發(fā)光元件21的一對電極的另一個(例如，陽極)的電位提取到外部。另外，第一電極(CATHODE)與監(jiān)控發(fā)光元件21的一對電極的一個電連接。

另外，監(jiān)控晶體管22A與上述監(jiān)控晶體管22不同地采用具有多個柵電極的結(jié)構(gòu)。具體地說，監(jiān)控晶體管22A包括第一柵電極、與第一柵電極對置的第二柵電極。第二柵電極與監(jiān)控晶體管22A的源電極電連接。另外，第二柵電極的連接對象不局限于此，例如也可以與監(jiān)控晶體管22A的第一柵電極或其它電極電連接。此外，作為該其它電極，例如可以舉出被供應接地(GND)電位的電極或被提供其它電位的電極等?；蛘?，也可以使監(jiān)控晶體管22A的第二柵電極成為浮動狀態(tài)。

如監(jiān)控晶體管22A所示那樣，通過采用具有多個柵電極的晶體管結(jié)構(gòu)，例如可以提高監(jiān)控晶體管22A的驅(qū)動能力，或者可以控制監(jiān)控晶體管22A的閾值電壓(Vth)。

另外，作為電阻器23，例如可以采用圖7A和圖7B所示的結(jié)構(gòu)。

圖7A是半導體裝置950的俯視圖，圖7B是相當于沿著圖7A所示的點劃線M-N的切斷面的截面圖。

半導體裝置950包括：襯底902上的導電膜904a；襯底902上的導電膜904b；覆蓋襯底902、導電膜904a及導電膜904b的絕緣膜906；絕緣膜906上的絕緣膜907；絕緣膜907上的氧化物導電膜909；通過形成在絕緣膜906、907中的開口部944a與導電膜904a連接的導電膜912d；通過形成在絕緣膜906、907中的開口部944b與導電膜904b連接的導電膜912e；以及覆蓋絕緣膜907、氧化物導電膜909及導電膜912d、912e的絕緣膜918。

例如，使用氧化物半導體作為氧化物導電膜909，使用包含氫的絕緣膜作為絕緣膜918。通過采用上述結(jié)構(gòu)，絕緣膜918所包含的氫進入氧化物半導體膜中而使該氧化物半導體膜的載流子密度增加，由此該氧化物半導體膜可以被用作氧化物導電膜。

[校正電路]

校正電路30A包括放大電路31、開關元件32、轉(zhuǎn)換器電路61以及存儲電路62。

存儲電路62通過轉(zhuǎn)換器電路61與放大電路31的輸出端子電連接。例如，使用轉(zhuǎn)換器電路61將放大電路31的輸出信號從模擬信號轉(zhuǎn)換到數(shù)字信號，來使該數(shù)字信號儲存于存儲電路62中，即可。

如圖6所示那樣，可以將具有與放大電路31及開關元件32不同的功能的電路(這里，是指轉(zhuǎn)換器電路61及存儲電路62)設置在校正電路30A中。

圖6所示的監(jiān)控電路20A與校正電路30A以如下方式連接。端子24與放大電路31的輸出端子電連接，端子26與開關元件32的一個電極及放大電路31的第一輸入端子電連接。

在圖6所示的結(jié)構(gòu)中，端子25及端子27沒有與校正電路30A電連接。如此，校正電路30A與監(jiān)控電路20A所包括的監(jiān)控發(fā)光元件21、監(jiān)控晶體管22A和電阻器23中的任一個電連接，即可。

<1-7.監(jiān)控電路及校正電路的結(jié)構(gòu)實例3>

接著，使用圖8對與圖2所示的監(jiān)控電路20及校正電路30的結(jié)構(gòu)不同的結(jié)構(gòu)實例進行說明。

圖8是說明本發(fā)明的一個方式的半導體裝置的一個例子的電路圖。圖8所示的半導體裝置包括監(jiān)控電路20A及校正電路30A。注意，圖8所示的半導體裝置的監(jiān)控電路20A與校正電路30A的連接方法與圖6所示的半導體裝置的監(jiān)控電路20A與校正電路30A的連接方法不同。

具體地說，圖8所示的監(jiān)控電路20A與校正電路30A以如下方式連接。端子24與放大電路31的輸出端子電連接，端子26與放大電路31的第一輸入端子電連接，端子27與開關元件32的一個電極電連接。

當采用圖8所示的結(jié)構(gòu)時，可以使用監(jiān)控電路20A所包括的電阻器23，因此可以省略圖6所示的電阻器50。

<1-8.像素電路的結(jié)構(gòu)實例1>

接著，使用圖9對圖1所示的像素電路14的具體結(jié)構(gòu)進行說明。圖9是示出像素電路14的一個例子的電路圖。

圖9所示的像素電路14包括晶體管552及晶體管554、電容器562以及發(fā)光元件572?？梢詫⒕哂醒趸锇雽w的晶體管適用于晶體管552和晶體管554中的一個或兩個。

晶體管552的源電極和漏電極中的一個電連接于數(shù)據(jù)線DL_Y。并且，晶體管552的柵電極電連接于掃描線GL_X。

晶體管552具有通過成為開啟狀態(tài)或關閉狀態(tài)而對數(shù)據(jù)信號的寫入進行控制的功能。

電容器562的一對電極中的一個與晶體管552的源電極和漏電極中的另一個電連接。另外，電容器562的一對電極中的另一個與晶體管554的第二柵電極(也稱為背柵極)電連接。電容器562被用作儲存被寫入的數(shù)據(jù)的存儲電容器。

晶體管554的源電極和漏電極中的一個與陽極線(ANODE_X)電連接。

發(fā)光元件572的陽極和陰極中的一個與晶體管554的源電極和漏電極中的另一個電連接，發(fā)光元件572的陽極和陰極中的另一個與陰極線(CATHODE)電連接。另外，發(fā)光元件572的陽極和陰極中的一個與電容器562的一對電極中的另一個電連接。

作為發(fā)光元件572，例如可以使用有機EL元件。注意，發(fā)光元件572并不局限于有機EL元件，也可以為包含無機材料的無機EL元件。

例如，在圖9所示的電路結(jié)構(gòu)中，通過圖1所示的柵極線驅(qū)動電路16依次選擇各行的像素電路14，并使晶體管552成為導通狀態(tài)而寫入數(shù)據(jù)信號的數(shù)據(jù)。

當晶體管552成為關閉狀態(tài)時，被寫入數(shù)據(jù)的像素電路14成為保持狀態(tài)。并且，流在晶體管554的源電極與漏電極之間的電流量根據(jù)被寫入的數(shù)據(jù)信號的電位被控制，由此，發(fā)光元件572以對應于流動的電流量的亮度發(fā)光。通過按行依次進行上述步驟，可以顯示圖像。

另外，發(fā)光元件572的陰極的電位通過上述監(jiān)控電路及校正電路適當?shù)卣{(diào)整為任意的值。

另外，在本實施方式中，雖然作為顯示裝置的顯示元件的例子示出了包括發(fā)光元件572的結(jié)構(gòu)，但不局限于此，顯示裝置也可以包括各種各樣的元件。作為該元件的一個例子，有電致發(fā)光(EL)元件(包含有機材料和無機材料的EL元件、有機EL元件或無機EL元件、LED等)、發(fā)光晶體管(根據(jù)電流而發(fā)光的晶體管)、電子發(fā)射元件、液晶元件、電子墨水元件、電泳元件、電潤濕(electrowetting)元件、等離子體顯示器(PDP)、MEMS(微電機系統(tǒng))顯示器(例如，光柵光閥(GLV)、數(shù)字微鏡設備(DMD)、數(shù)字微快門(DMS)元件、IMOD(干涉測量調(diào)節(jié))元件)、壓電陶瓷顯示器等，包括其對比度、亮度、反射率、透射率等因電或磁作用變化的顯示媒體的元件。作為使用EL元件的顯示裝置的例子，有EL顯示器等。作為使用電子發(fā)射元件的顯示裝置的例子，有場致發(fā)射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面?zhèn)鲗щ娮影l(fā)射顯示器)等。作為使用液晶元件的顯示裝置的例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現(xiàn)半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。此時，也可以將SRAM等存儲電路設置在反射電極下。由此，可以進一步降低功耗。

此外，作為顯示裝置的顯示方式，可以采用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色要素，不局限于RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構(gòu)成。或者，如PenTile排列那樣，也可以由RGB中的兩個顏色構(gòu)成一個顏色要素，并各顏色要素選擇不同的兩個顏色來構(gòu)成。或者可以對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區(qū)域的大小可以不同。但是，所公開的發(fā)明不局限于彩色顯示的顯示裝置，而也可以應用于黑白顯示的顯示裝置。

另外，在顯示裝置中，可以從背光(有機EL元件、無機EL元件、LED、熒光燈等)射出白色光(W)。此外，也可以在顯示裝置中設置著色層(也稱為濾光片)。作為著色層，例如可以適當?shù)亟M合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。通過使用著色層，可以與不使用著色層的情況相比進一步提高顏色再現(xiàn)性。此時，也可以通過設置包括著色層的區(qū)域和不包括著色層的區(qū)域，將不包括著色層的區(qū)域中的白色光直接用于顯示。通過部分地設置不包括著色層的區(qū)域，在顯示明亮的圖像時，有時可以減少著色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件及無機EL元件等自發(fā)光元件進行全彩色顯示時，也可以從具有各發(fā)光顏色的元件發(fā)射R、G、B、Y、白色(W)的光。通過使用自發(fā)光元件，有時與使用著色層的情況相比進一步減少功耗。

<1-9.像素電路的結(jié)構(gòu)實例2>

接著，使用圖10A和圖10B對圖9所示的像素電路14的具體結(jié)構(gòu)進行說明。圖10A是像素電路14的俯視圖，圖10B是相當于沿著圖10A所示的點劃線X1-X2的切斷面的截面圖。另外，在圖10A中，為了避免附圖的繁雜，省略構(gòu)成要素的一部分。

圖10A和圖10B所示的像素電路14包括：襯底702上的用作第一柵電極的導電膜704；導電膜704上的絕緣膜706、707；絕緣膜707上的氧化物半導體膜708；絕緣膜707及氧化物半導體膜708上的用作源電極及漏電極的導電膜712a、712b；絕緣膜707上的導電膜712c；覆蓋氧化物半導體膜708、導電膜712a、712b、712c的絕緣膜714、716；絕緣膜716上的用作第二柵電極的氧化物半導體膜720；絕緣膜716及氧化物半導體膜720上的絕緣膜718；絕緣膜718上的用作平坦化絕緣膜的絕緣膜722；絕緣膜722上的用作像素電極的導電膜724a、724b；具有抑制導電膜724a與導電膜724b的電連接的功能的結(jié)構(gòu)體726；導電膜724a、724b及結(jié)構(gòu)體726上的EL層728；以及EL層728上的導電膜730。

導電膜712c通過形成在絕緣膜706、707中的開口部752c與導電膜704電連接。用作第二柵電極的氧化物半導體膜720通過形成在絕緣膜714、716中的開口部752a與導電膜712b電連接。導電膜724a通過形成在絕緣膜714、716、718、722中的開口部752b與導電膜712b電連接。

另外，由用作像素電極的導電膜724a、EL層728以及導電膜730形成發(fā)光元件572。此外，EL層728通過濺射法、蒸鍍法(包括真空蒸鍍法)、印刷法(例如，凸版印刷、凹版印刷、照相凹版印刷、平板印刷及孔版印刷等)、噴墨法及涂敷法等形成。

如圖10A和圖10B所示，通過像素電路14采用兩個晶體管及一個電容器的結(jié)構(gòu)，可以減少布線的數(shù)量。例如，如圖10A所示那樣，作為像素電路14所包括的布線，可以主要為柵極線、掃描線及陽極線的三個布線。通過采用上述結(jié)構(gòu)，可以提高像素的開口率。另外，通過減少布線的數(shù)量，不容易產(chǎn)生相鄰的布線之間的短路等，因此可以提供一種顯示質(zhì)量高的半導體裝置。

本實施方式所示的結(jié)構(gòu)可以與其他實施方式、實施例或參考例所示的結(jié)構(gòu)適當?shù)亟M合而使用。

實施方式2

在本實施方式中，參照圖14A至圖24D說明本發(fā)明的一個方式的半導體裝置所包括的晶體管及該晶體管的制造方法。

<2-1.晶體管的結(jié)構(gòu)實例1>

圖14A是本發(fā)明的一個方式的半導體裝置所包括的晶體管100的俯視圖，圖14B相當于沿著圖14A所示的點劃線X1-X2的切斷面的截面圖，圖14C相當于沿著圖14A所示的點劃線Y1-Y2的切斷面的截面圖。另外，在圖14A中，為了避免附圖的繁雜，省略晶體管100的構(gòu)成要素的一部分(被用作柵極絕緣膜的絕緣膜等)。此外，有時將點劃線X1-X2方向稱為溝道長度方向，將點劃線Y1-Y2方向稱為溝道寬度方向。此外，在晶體管的俯視圖中，有時在后面的附圖中也與圖14A同樣地省略構(gòu)成要素的一部分。

晶體管100包括：襯底102上的用作柵電極的導電膜104；襯底102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；與氧化物半導體膜108電連接的用作源電極的導電膜112a；以及與氧化物半導體膜108電連接的用作漏電極的導電膜112b。另外，在晶體管100上，具體而言，在導電膜112a、導電膜112b及氧化物半導體膜108上設置有絕緣膜114、絕緣膜116及絕緣膜118。絕緣膜114、絕緣膜116、絕緣膜118具有作為晶體管100的保護絕緣膜的功能。

當氫或水分等雜質(zhì)混入氧化物半導體膜108時，該雜質(zhì)與被形成在氧化物半導體膜108中的氧缺陷鍵合，而產(chǎn)生作為載流子的電子。若產(chǎn)生上述起因于雜質(zhì)的載流子，晶體管100則容易成為常開啟(normally-on)特性。因此，為了得到穩(wěn)定的晶體管特性，減少氧化物半導體膜108中的氫或水分等雜質(zhì)以及減少氧化物半導體膜108中的氧缺陷是很重要的。于是，在晶體管100中，通過從絕緣膜114、絕緣膜116對氧化物半導體膜108供應氧，來填補氧化物半導體膜108中的氧缺陷。

因此，絕緣膜114、絕緣膜116分別具有含有超過化學計量組成的氧的區(qū)域(氧過剩區(qū)域)。換言之，絕緣膜114、絕緣膜116是能夠釋放氧的絕緣膜。此外，為了在絕緣膜114、絕緣膜116中設置氧過剩區(qū)域，例如，對成膜后的絕緣膜114、絕緣膜116添加氧。作為氧的添加方法，可以使用離子注入法、離子摻雜法、等離子體浸沒式離子注入法、等離子體處理等。注意，在該等離子體處理中，優(yōu)選使用以高頻電力使氧氣體等離子體化的裝置(還稱為等離子體蝕刻裝置或等離子體灰化裝置)。

另外，通過使用熱脫附譜分析法(TDS(Thermal Desorption Spectroscopy))對絕緣膜進行測定，可以測定氧釋放量。例如，在通過使用熱脫附譜分析法對絕緣膜114、絕緣膜116進行測定時，氧分子的釋放量為8.0×10¹⁴個/cm²以上，優(yōu)選為1.0×10¹⁵個/cm²以上，更優(yōu)選為1.5×10¹⁵個/cm²以上。注意，熱脫附譜分析法中的膜的表面溫度為100℃以上且700℃以下，優(yōu)選為100℃以上且500℃以下。

<2-2.半導體裝置的構(gòu)成要素>

接著，說明本實施方式的半導體裝置所包括的構(gòu)成要素。

[襯底]

雖然對襯底102的材料等沒有特別的限制，但是至少需要能夠承受后續(xù)的加熱處理的耐熱性。例如，作為襯底102，可以使用玻璃襯底、陶瓷襯底、石英襯底、藍寶石襯底等。另外，還可以使用以硅或碳化硅等為材料的單晶半導體襯底或多晶半導體襯底、以硅鍺等為材料的化合物半導體襯底、SOI(Silicon On Insulator：絕緣體上硅)襯底等，并且也可以將在這些襯底上設置有半導體元件的襯底用作襯底102。當作為襯底102使用玻璃襯底時，通過使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積襯底，可以制造大型顯示裝置。

作為襯底102，也可以使用柔性襯底，并且在柔性襯底上直接形成晶體管100。或者，也可以在襯底102與晶體管100之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上制造半導體裝置的一部分或全部，然后將其從襯底102分離并轉(zhuǎn)置到其他襯底上的情況。此時，也可以將晶體管100轉(zhuǎn)置到耐熱性低的襯底或柔性襯底上。

[導電膜]

用作柵電極的導電膜104和用作源電極及漏電極的導電膜112a、導電膜112b的每一個可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。

此外，導電膜104、導電膜112a、導電膜112b可以具有單層結(jié)構(gòu)或者兩層以上的疊層結(jié)構(gòu)。例如，可以舉出包含硅的鋁膜的單層結(jié)構(gòu)、在鋁膜上層疊鈦膜的兩層結(jié)構(gòu)、在氮化鈦膜上層疊鈦膜的兩層結(jié)構(gòu)、在氮化鈦膜上層疊鎢膜的兩層結(jié)構(gòu)、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結(jié)構(gòu)以及依次層疊鈦膜、鋁膜和鈦膜的三層結(jié)構(gòu)等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。

導電膜104、導電膜112a、導電膜112b也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含氧化硅的銦錫氧化物等透光性導電材料。

另外，作為導電膜104、導電膜112a、導電膜112b，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通過使用Cu-X合金膜，可以以濕蝕刻工序進行加工，從而可以抑制制造成本。

[柵極絕緣膜]

作為用作晶體管100的柵極絕緣膜的絕緣膜106、絕緣膜107的每一個，可以使用通過等離子體增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成的包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。注意，也可以使用選自上述材料中的單層或三層以上的絕緣膜，而不采用絕緣膜106、絕緣膜107的疊層結(jié)構(gòu)。

接觸于晶體管100的氧化物半導體膜108的絕緣膜107優(yōu)選為氧化物絕緣膜，并且該絕緣膜107優(yōu)選包括包含超過化學計量組成的氧的區(qū)域(氧過剩區(qū)域)。換言之，絕緣膜107是能夠釋放氧的絕緣膜。此外，為了在絕緣膜107中設置氧過剩區(qū)域，例如在氧氣氛下形成絕緣膜107即可?；蛘撸部梢詫Τ赡ず蟮慕^緣膜107引入氧而形成氧過剩區(qū)域。作為氧的引入方法，可以使用離子注入法、離子摻雜法、等離子體浸沒式離子注入法、等離子體處理等。

此外，當絕緣膜107使用氧化鉿時發(fā)揮如下效果。氧化鉿的相對介電常數(shù)比氧化硅或氧氮化硅高。因此，通過使用氧化鉿，與使用氧化硅的情況相比，可以使絕緣膜107的厚度變大，由此，可以減少隧道電流引起的泄漏電流。即，可以實現(xiàn)關態(tài)電流(off-state current)小的晶體管。再者，與具有非晶結(jié)構(gòu)的氧化鉿相比，具有結(jié)晶結(jié)構(gòu)的氧化鉿的相對介電常數(shù)高。因此，為了形成關態(tài)電流小的晶體管，優(yōu)選使用具有結(jié)晶結(jié)構(gòu)的氧化鉿。作為結(jié)晶結(jié)構(gòu)的例子，可以舉出單斜晶系或立方晶系等。注意，本發(fā)明的一個方式不局限于此。

注意，在本實施方式中，作為絕緣膜106形成氮化硅膜，作為絕緣膜107形成氧化硅膜。與氧化硅膜相比，氮化硅膜的相對介電常數(shù)較高且為了得到與氧化硅膜相等的靜電容量所需要的厚度較大，因此，通過使晶體管的柵極絕緣膜包括氮化硅膜，可以增加絕緣膜的物理厚度。因此，可以通過抑制晶體管100的絕緣耐壓的下降并提高絕緣耐壓來抑制晶體管100的靜電破壞。

[氧化物半導體膜]

氧化物半導體膜108包含In、Zn及M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。作為氧化物半導體膜108，典型地可以使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物。尤其是，作為氧化物半導體膜108，優(yōu)選使用In-M-Zn氧化物。

當氧化物半導體膜108是In-M-Zn氧化物時，用來形成該In-M-Zn氧化物的濺射靶材的金屬元素的原子數(shù)比優(yōu)選滿足In≥M、Zn≥M。這種濺射靶材的金屬元素的原子數(shù)比優(yōu)選為In∶M∶Zn＝1∶1∶1、In∶M∶Zn＝1∶1∶1.2、In∶M∶Zn＝2∶1∶3、In∶M∶Zn＝3∶1∶2、In∶M∶Zn＝4∶2∶4.1。

例如，當作為In-M-Zn氧化物使用In∶Ga∶Zn＝4∶2∶4.1[原子數(shù)比]的濺射靶材形成氧化物半導體膜108時，可以提高晶體管的場效應遷移率，所以是優(yōu)選的。通過提高晶體管的場效應遷移率，可以將該晶體管適當?shù)赜米骼缫?K×2K(水平方向的像素個數(shù)＝3840像素，垂直方向的像素個數(shù)＝2160像素)或8K×4K(水平方向的像素個數(shù)＝7680像素，垂直方向的像素個數(shù)＝4320像素)為代表的清晰度高的顯示裝置的像素電路或驅(qū)動電路的晶體管。

注意，所形成的氧化物半導體膜108的原子數(shù)比分別包含上述濺射靶材中的金屬元素的原子數(shù)比的±40％的范圍內(nèi)的變動。例如，當作為濺射靶材使用原子數(shù)比為In∶Ga∶Zn＝4∶2∶4.1的靶材時，所形成的氧化物半導體膜108的原子數(shù)比有時為In∶Ga∶Zn＝4∶2∶3附近。此外，當作為濺射靶材使用原子數(shù)比為In∶Ga∶Zn＝1∶1∶1.2的靶材時，所形成的氧化物半導體膜108的原子數(shù)比有時為In∶Ga∶Zn＝1∶1∶1附近。

另外，當氧化物半導體膜108為In-M-Zn氧化物膜時，除了Zn及O之外的In和M的原子百分比優(yōu)選為：In的原子百分比高于25atomic％，M的原子百分比低于75atomic％，更優(yōu)選為：In的原子百分比高于34atomic％，M的原子百分比低于66atomic％。

氧化物半導體膜108的能隙為2eV以上，優(yōu)選為2.5eV以上，更優(yōu)選為3eV以上。如此，通過使用能隙較寬的氧化物半導體，可以降低晶體管100的關態(tài)電流。

氧化物半導體膜108的厚度為3nm以上且200nm以下，優(yōu)選為3nm以上且100nm以下，更優(yōu)選為3nm以上且50nm以下。

本發(fā)明不局限于上述記載，可以根據(jù)所需的晶體管的半導體特性及電特性(場效應遷移率、閾值電壓等)來使用具有適當?shù)慕M成的材料。另外，優(yōu)選適當?shù)卦O定氧化物半導體膜108的載流子密度、雜質(zhì)濃度、缺陷密度、金屬元素與氧的原子數(shù)比、原子間距離、密度等，以得到所需的晶體管的半導體特性。

另外，因為高純度本征或?qū)嵸|(zhì)上高純度本征的氧化物半導體膜的載流子發(fā)生源較少，所以可以降低載流子密度。因此，在該氧化物半導體膜中形成有溝道區(qū)域的晶體管很少具有負閾值電壓的電特性(也稱為常開啟特性)。因為高純度本征或?qū)嵸|(zhì)上高純度本征的氧化物半導體膜具有較低的缺陷態(tài)密度，所以有可能具有較低的陷阱態(tài)密度。高純度本征或?qū)嵸|(zhì)上高純度本征的氧化物半導體膜的關態(tài)電流顯著小，即便是溝道寬度W為1×10⁶μm且溝道長度L為10μm的元件，當源電極與漏電極間的電壓(漏電壓)在1V至10V的范圍時，關態(tài)電流也可以為半導體參數(shù)分析儀的測定極限以下，即1×10^-13A以下。

因此，在上述高純度本征或?qū)嵸|(zhì)上高純度本征的氧化物半導體膜中形成有溝道區(qū)域的晶體管可以是電特性變動小且可靠性高的晶體管。此外，被氧化物半導體膜的陷阱能級俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態(tài)密度高的氧化物半導體膜中形成有溝道區(qū)域的晶體管的電特性不穩(wěn)定。作為雜質(zhì)有氫、氮、堿金屬或堿土金屬等。

包含在氧化物半導體膜108中的氫與鍵合于金屬原子的氧起反應生成水，與此同時在發(fā)生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時產(chǎn)生作為載流子的電子。另外，有時由于氫的一部分與鍵合于金屬原子的氧鍵合，產(chǎn)生作為載流子的電子。因此，使用包含氫的氧化物半導體膜的晶體管容易具有常開啟特性。由此，優(yōu)選盡可能減少氧化物半導體膜108中的氫。具體而言，在氧化物半導體膜108中，利用SIMS(Secondary Ion Mass Spectrometry)測得的氫濃度為2×10²⁰atoms/cm³以下，優(yōu)選為5×10¹⁹atoms/cm³以下，更優(yōu)選為1×10¹⁹atoms/cm³以下、5×10¹⁸atoms/cm³以下，更優(yōu)選為1×10¹⁸atoms/cm³以下，更優(yōu)選為5×10¹⁷atoms/cm³以下，進一步優(yōu)選為1×10¹⁶atoms/cm³以下。

當氧化物半導體膜108包含第14族元素之一的硅或碳時，在氧化物半導體膜108中氧缺陷增加，使得氧化物半導體膜108被n型化。因此，氧化物半導體膜108中的硅或碳的濃度以及與氧化物半導體膜108的界面附近的硅或碳的濃度(利用SIMS分析測得的濃度)為2×10¹⁸atoms/cm³以下，優(yōu)選為2×10¹⁷atoms/cm³以下。

另外，在氧化物半導體膜108中，利用SIMS分析測得的堿金屬或堿土金屬的濃度為1×10¹⁸atoms/cm³以下，優(yōu)選為2×10¹⁶atoms/cm³以下。當堿金屬及堿土金屬與氧化物半導體鍵合時有時生成載流子而使晶體管的關態(tài)電流增大。由此，優(yōu)選降低氧化物半導體膜108的堿金屬或堿土金屬的濃度。

當在氧化物半導體膜108中含有氮時，產(chǎn)生作為載流子的電子，并載流子密度增加，使得氧化物半導體膜108容易被n型化。其結(jié)果，使用含有氮的氧化物半導體膜的晶體管容易具有常開啟特性。因此，優(yōu)選盡可能地減少氧化物半導體膜中的氮，例如，利用SIMS測得的氮濃度優(yōu)選為5×10¹⁸atoms/cm³以下。

關于可以用于氧化物半導體膜108的氧化物半導體的結(jié)構(gòu)等，將在實施方式3中進行詳細的說明。

[保護絕緣膜]

絕緣膜114、絕緣膜116、絕緣膜118具有作為保護絕緣膜的功能。絕緣膜114、絕緣膜116包含氧，絕緣膜118包含氮。此外，絕緣膜114是能夠使氧透過的絕緣膜。另外，當在后面形成絕緣膜116時，絕緣膜114還用作緩和對氧化物半導體膜108造成的損傷的膜。

作為絕緣膜114，可以使用厚度為5nm以上且150nm以下，優(yōu)選為5nm以上且50nm以下的氧化硅或氧氮化硅。

此外，優(yōu)選使絕緣膜114中的缺陷量較少，典型的是，通過ESR(Electron Spin Resonance：電子自旋共振)測得的起因于硅懸空鍵且在g＝2.001處出現(xiàn)的信號的自旋密度優(yōu)選為3×10¹⁷spins/cm³以下。這是因為：若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧透過量減少。

在絕緣膜114中，有時從外部進入絕緣膜114的氧不是全部移動到絕緣膜114的外部，而是其一部分殘留在絕緣膜114內(nèi)部。另外，有時在氧從外部進入絕緣膜114的同時，絕緣膜114所含有的氧移動到絕緣膜114的外部，由此在絕緣膜114中發(fā)生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經(jīng)過絕緣膜114而移動到氧化物半導體膜108中。

此外，絕緣膜114可以使用起因于氮氧化物的態(tài)密度低的氧化物絕緣膜形成。注意，該起因于氮氧化物的態(tài)密度有時會形成在氧化物半導體膜的價帶頂?shù)哪芰?E_{v_os})與氧化物半導體膜的導帶底的能量(E_{c_os})之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化硅膜或氮氧化物的釋放量少的氧氮化鋁膜等。

此外，在熱脫附譜分析法中，氮氧化物的釋放量少的氧氮化硅膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×10¹⁸個/cm³以上且5×10¹⁹個/cm³以下。注意，該氨釋放量是在進行膜表面溫度為50℃以上且650℃以下，優(yōu)選為50℃以上且550℃以下的加熱處理時的釋放量。

氮氧化物(NO_x，x大于0且2以下，優(yōu)選為1以上且2以下)，典型的是NO₂或NO在絕緣膜114等中形成能級。該能級位于氧化物半導體膜108的能隙中。因此，當?shù)趸飻U散到絕緣膜114與氧化物半導體膜108的界面附近時，有時該能級在絕緣膜114一側(cè)俘獲電子。其結(jié)果，被俘獲的電子留在絕緣膜114與氧化物半導體膜108的界面附近，由此使晶體管的閾值電壓向正方向漂移。

另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜108的界面附近不容易俘獲電子。

通過作為絕緣膜114使用上述氧化物絕緣膜，可以降低晶體管的閾值電壓的漂移，從而可以降低晶體管的電特性的變動。

通過進行晶體管的制造工序的加熱處理，典型的是300℃以上且低于襯底的應變點的加熱處理，在利用100K以下的ESR對絕緣膜114進行測量而得到的光譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低于1×10¹⁸spins/cm³，典型為1×10¹⁷spins/cm³以上且低于1×10¹⁸spins/cm³。

在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當于起因于氮氧化物(NO_x，x大于0且2以下，優(yōu)選為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。即，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數(shù)越少，氧化物絕緣膜中的氮氧化物含量越少。

另外，利用SIMS分析對上述氧化物絕緣膜進行測量而得到的氮濃度為6×10²⁰atoms/cm³以下。

通過在襯底溫度為220℃以上、280℃以上或350℃以上的情況下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成致密且硬度高的膜。

絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。通過加熱，氧的一部分從氧含量超過化學計量組成的氧化物絕緣膜中脫離。在TDS分析中，其氧含量超過化學計量組成的氧化物絕緣膜的換算為氧原子的氧釋放量為8.0×10¹⁴atoms/cm²以上，優(yōu)選為1.0×10¹⁵atoms/cm²以上。注意，在上述TDS分析中，膜的表面溫度為100℃以上且700℃以下，優(yōu)選為100℃以上且500℃以下。

作為絕緣膜116可以使用厚度為30nm以上且500nm以下，優(yōu)選為50nm以上且400nm以下的氧化硅膜或氧氮化硅膜。

此外，優(yōu)選使絕緣膜116中的缺陷量較少，典型的是，通過ESR測得的起因于硅懸空鍵且在g＝2.001處出現(xiàn)的信號的自旋密度低于1.5×10¹⁸spins/cm³，更優(yōu)選為1×10¹⁸spins/cm³以下。由于絕緣膜116與絕緣膜114相比離氧化物半導體膜108更遠，所以絕緣膜116的缺陷密度也可以高于絕緣膜114。

另外，因為絕緣膜114、絕緣膜116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116的界面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116的界面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結(jié)構(gòu)，但是不局限于此，例如，也可以采用絕緣膜114和絕緣膜116中的任一個的單層結(jié)構(gòu)。

絕緣膜118包含氮。另外，絕緣膜118包含氮及硅。此外，絕緣膜118具有能夠阻擋氧、氫、水、堿金屬、堿土金屬等的功能。通過設置絕緣膜118，能夠防止氧從氧化物半導體膜108擴散到外部并能夠防止絕緣膜114、絕緣膜116所包含的氧擴散到外部，還能夠抑制氫、水等從外部侵入氧化物半導體膜108中。作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化硅、氮氧化硅、氮化鋁、氮氧化鋁等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、堿金屬、堿土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。

注意，作為上述的導電膜、絕緣膜、氧化物半導體膜等各種膜的形成方法，可以舉出濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈沖激光沉積(PLD)法等。此外，作為上述各種膜的形成方法，可以使用等離子體增強化學氣相沉積(PECVD)法、熱CVD(Chemical Vapor Deposition)法或ALD(Atomic Layer Deposition：原子層沉積)法。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法。另外，作為上述的導電膜、絕緣膜、氧化物半導體膜等各種膜的形成方法，可以使用涂敷法或印刷法。

由于熱CVD法是不使用等離子體的成膜方法，因此具有不產(chǎn)生因等離子體損傷引起的缺陷的優(yōu)點。

可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內(nèi)，將處理室內(nèi)的壓力設定為大氣壓或減壓，使其在襯底附近或在襯底上產(chǎn)生反應而沉積在襯底上。

另外，也可以以如下方法進行利用ALD法的成膜：將處理室內(nèi)的壓力設定為大氣壓或減壓，將用于反應的源氣體依次引入處理室，然后按該順序反復地引入氣體。例如，通過切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內(nèi)，為了防止多種源氣體混合，在引入第一源氣體的同時或之后引入惰性氣體(氬或氮等)等，然后引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體被用作載流子氣體，此外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而通過真空抽氣將第一源氣體排出，然后引入第二源氣體。第一源氣體附著于襯底表面上，以形成第一層；然后第二源氣體被引入以與該第一層起反應；其結(jié)果，第二層層疊于第一層上，從而形成薄膜。通過按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成臺階覆蓋性良好的薄膜。由于薄膜的厚度可以根據(jù)按順序反復引入氣體的次數(shù)來進行調(diào)節(jié)，因此，ALD法可以精確地調(diào)節(jié)厚度而適用于制造微型FET。

通過ALD法或MOCVD法等熱CVD法可以形成上述實施方式所記載的導電膜、絕緣膜、氧化物半導體膜、金屬氧化膜等各種膜，例如，當形成In-Ga-ZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH₃)₃。三甲基鎵的化學式為Ga(CH₃)₃。另外，二甲基鋅的化學式為Zn(CH₃)₂。另外，不局限于上述組合，也可以使用三乙基鎵(化學式為Ga(C₂H₅)₃)代替三甲基鎵，并使用二乙基鋅(化學式為Zn(C₂H₅)₂)代替二甲基鋅。

例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：通過使包含溶劑和鉿前體化合物的液體(鉿醇鹽或四二甲基酰胺鉿(TDMAH)等鉿酰胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O₃)。此外，四二甲基酰胺鉿的化學式為Hf[N(CH₃)₂]₄。另外，作為其它材料液有四(乙基甲基酰胺)鉿等。

例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：通過使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H₂O。此外，三甲基鋁的化學式為Al(CH₃)₃。另外，作為其它材料液有三(二甲基酰胺)鋁、三異丁基鋁、鋁三(2，2，6，6-四甲基-3，5-庚二酮)等。

例如，在使用利用ALD法的成膜裝置形成氧化硅膜時，使六氯乙硅烷附著于被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O₂、一氧化二氮)的自由基使其與附著物起反應。

例如，在使用利用ALD法的成膜裝置形成鎢膜時，使用WF₆氣體和B₂H₆氣體形成初始鎢膜，然后使用WF₆氣體和H₂氣體形成鎢膜。注意，也可以使用SiH₄氣體代替B₂H₆氣體。

例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnO膜時，使用In(CH₃)₃氣體和O₃氣體形成In-O層，使用Ga(CH₃)₃氣體和O₃氣體形成Ga-O層，然后使用Zn(CH₃)₂氣體和O₃氣體形成Zn-O層。注意，這些層的順序不局限于上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行鼓泡而得到的H₂O氣體代替O₃氣體，但是優(yōu)選使用不包含H的O₃氣體。另外，也可以使用In(C₂H₅)₃氣體代替In(CH₃)₃氣體。也可以使用Ga(C₂H₅)₃氣體代替Ga(CH₃)₃氣體。也可以使用Zn(CH₃)₂氣體。

<2-3.晶體管的結(jié)構(gòu)實例2>

接著，參照圖15A至圖15C說明與圖14A至圖14C所示的晶體管100不同的結(jié)構(gòu)例子。

圖15A是本發(fā)明的一個方式的半導體裝置所包括的晶體管150的俯視圖，圖15B相當于沿著圖15A所示的點劃線X1-X2的切斷面的截面圖，圖15C相當于沿著圖15A所示的點劃線Y1-Y2的切斷面的截面圖。

晶體管150包括：襯底102上的用作柵電極的導電膜104；襯底102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；通過形成在絕緣膜114及絕緣膜116中的開口部141a與氧化物半導體膜108電連接的用作源電極的導電膜112a；以及通過形成在絕緣膜114及絕緣膜116中的開口部141b與氧化物半導體膜108電連接的用作漏電極的導電膜112b。另外，在晶體管150上，詳細而言，在導電膜112a、導電膜112b及絕緣膜116上設置有絕緣膜118。絕緣膜114及絕緣膜116具有作為氧化物半導體膜108的保護絕緣膜的功能。絕緣膜118具有作為晶體管150的保護絕緣膜的功能。

上面所示的晶體管100采用溝道蝕刻型結(jié)構(gòu)，而圖15A至圖15C所示的晶體管150采用溝道保護型結(jié)構(gòu)。如此，溝道蝕刻型晶體管結(jié)構(gòu)或溝道保護型晶體管結(jié)構(gòu)可以適用于本發(fā)明的一個方式的半導體裝置。

<2-4.晶體管的結(jié)構(gòu)實例3>

接著，參照圖16A至圖16C說明與圖15A至圖15C所示的晶體管150不同的結(jié)構(gòu)例子。

圖16A是作為本發(fā)明的一個方式的半導體裝置的晶體管160的俯視圖，圖16B相當于沿著圖16A所示的點劃線X1-X2的切斷面的截面圖，圖16C相當于沿著圖16A所示的點劃線Y1-Y2的切斷面的截面圖。

晶體管160包括：襯底102上的用作柵電極的導電膜104；襯底102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；與氧化物半導體膜108電連接的用作源電極的導電膜112a；以及與氧化物半導體膜108電連接的用作漏電極的導電膜112b。此外，在晶體管160上，詳細而言，在導電膜112a、導電膜112b及絕緣膜116上設置有絕緣膜118。絕緣膜114及絕緣膜116具有作為氧化物半導體膜108的保護絕緣膜的功能。絕緣膜118具有作為晶體管160的保護絕緣膜的功能。

晶體管160與圖15A至圖15C所示的晶體管150的不同之處在于絕緣膜114、絕緣膜116的形狀。具體而言，晶體管160的絕緣膜114、絕緣膜116以島狀設置在氧化物半導體膜108的溝道區(qū)域上。其他結(jié)構(gòu)與晶體管150是同樣的，并且發(fā)揮同樣的效果。

<2-5.晶體管的結(jié)構(gòu)實例4>

接著，參照圖17A至圖17C說明與圖14A至圖14C所示的晶體管100不同的結(jié)構(gòu)例子。

圖17A是作為本發(fā)明的一個方式的半導體裝置的晶體管170的俯視圖，圖17B相當于沿著圖17A所示的點劃線X1-X2的切斷面的截面圖，圖17C相當于沿著圖17A所示的點劃線Y1-Y2的切斷面的截面圖。

晶體管170包括：襯底102上的用作第一柵電極的導電膜104；襯底102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；與氧化物半導體膜108電連接的用作源電極的導電膜112a；與氧化物半導體膜108電連接的用作漏電極的導電膜112b；氧化物半導體膜108、導電膜112a、導電膜112b上的絕緣膜114；絕緣膜114上的絕緣膜116；絕緣膜116上的氧化物半導體膜120a、120b；以及絕緣膜114、氧化物半導體膜120a、120b上的絕緣膜118。

絕緣膜106、絕緣膜107具有作為晶體管170的第一柵極絕緣膜的功能。絕緣膜114、絕緣膜116具有作為晶體管170的第二柵極絕緣膜的功能。絕緣膜118具有作為晶體管170的保護絕緣膜的功能。氧化物半導體膜120a例如具有用于顯示裝置的像素電極的功能。氧化物半導體膜120a通過形成于絕緣膜114、絕緣膜116中的開口部142c與導電膜112b連接。另外，氧化物半導體膜120b具有作為第二柵電極(也稱為背柵電極)的功能。

如圖17C所示，氧化物半導體膜120b通過形成于絕緣膜106、絕緣膜107、絕緣膜114、絕緣膜116中的開口部142a、開口部142b連接到用作第一柵電極的導電膜104。因此，對氧化物半導體膜120b和導電膜104供應相同的電位。

另外，在本實施方式中例示出形成開口部142a、開口部142b使氧化物半導體膜120b與導電膜104連接的結(jié)構(gòu)，但是不局限于此。例如，也可以采用僅形成開口部142a和開口部142b中的任一個而使氧化物半導體膜120b與導電膜104連接的結(jié)構(gòu)，或者，不形成開口部142a和開口部142b而不使氧化物半導體膜120b與導電膜104連接的結(jié)構(gòu)。當采用不使氧化物半導體膜120b與導電膜104連接的結(jié)構(gòu)時，可以對氧化物半導體膜120b和導電膜104分別供應不同的電位。

如圖17B所示，氧化物半導體膜108位于與用作第一柵電極的導電膜104和用作第二柵電極的氧化物半導體膜120b中的每一個相對的位置，并被夾在兩個用作柵電極的導電膜之間。用作第二柵電極的氧化物半導體膜120b的溝道長度方向的長度及溝道寬度方向的長度分別大于氧化物半導體膜108的溝道長度方向的長度及溝道寬度方向的長度，并且，氧化物半導體膜120b隔著絕緣膜114、絕緣膜116覆蓋整個氧化物半導體膜108。此外，因為用作第二柵電極的氧化物半導體膜120b通過形成于絕緣膜106、絕緣膜107、絕緣膜114、絕緣膜116中的開口部142a、開口部142b連接到用作第一柵電極的導電膜104，所以氧化物半導體膜108的溝道寬度方向的側(cè)面隔著絕緣膜114、絕緣膜116與用作第二柵電極的氧化物半導體膜120b相對。

換言之，在晶體管170的溝道寬度方向上，用作第一柵電極的導電膜104與用作第二柵電極的氧化物半導體膜120b通過設置于用作第一柵極絕緣膜的絕緣膜106、絕緣膜107及用作第二柵極絕緣膜的絕緣膜114、絕緣膜116中的開口部相互連接，并且，該導電膜104及該氧化物半導體膜120b隔著用作第一柵極絕緣膜的絕緣膜106、絕緣膜107、用作第二柵極絕緣膜的絕緣膜114、絕緣膜116圍繞氧化物半導體膜108。

通過采用上述結(jié)構(gòu)，利用用作第一柵電極的導電膜104及用作第二柵電極的氧化物半導體膜120b的電場電圍繞晶體管170所包括的氧化物半導體膜108。如晶體管170所示，可以將利用第一柵電極及第二柵電極的電場電圍繞形成有溝道區(qū)域的氧化物半導體膜的晶體管的裝置結(jié)構(gòu)稱為surrounded channel(s-channel)結(jié)構(gòu)。

因為晶體管170具有s-channel結(jié)構(gòu)，所以可以通過利用用作第一柵電極的導電膜104對氧化物半導體膜108有效地施加用來引起溝道的電場。由此，晶體管170的電流驅(qū)動能力得到提高，從而可以得到較大的通態(tài)電流(on-state current)特性。此外，由于可以增加通態(tài)電流，所以可以使晶體管170微型化。另外，由于晶體管170具有用作第一柵電極的導電膜104及用作第二柵電極的氧化物半導體膜120b圍繞的結(jié)構(gòu)，所以可以提高晶體管170的機械強度。

<2-6.晶體管的結(jié)構(gòu)實例5>

接著，參照圖18A至圖18C說明與圖14A至圖14C所示的晶體管100不同的結(jié)構(gòu)例子。

圖18A是作為本發(fā)明的一個方式的半導體裝置的晶體管180的俯視圖，圖18B相當于沿著圖18A所示的點劃線X1-X2的切斷面的截面圖，圖18C相當于沿著圖18A所示的點劃線Y1-Y2的切斷面的截面圖。

晶體管180包括：形成在襯底102上的絕緣膜131；絕緣膜131上的絕緣膜132；絕緣膜132上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜107；絕緣膜107上的絕緣膜106；隔著絕緣膜106、絕緣膜107與氧化物半導體膜108重疊的導電膜104；覆蓋氧化物半導體膜108、絕緣膜132及導電膜104的絕緣膜133；絕緣膜133上的絕緣膜116；通過形成在絕緣膜133及絕緣膜116中的開口部140a與氧化物半導體膜108連接的導電膜112a；以及通過形成在絕緣膜133及絕緣膜116中的開口部140b與氧化物半導體膜108連接的導電膜112b。另外，也可以在晶體管180上設置覆蓋絕緣膜116、導電膜104、導電膜112a及導電膜112b的絕緣膜118。

在晶體管180中，導電膜104具有作為柵電極(也稱為頂柵電極)的功能，導電膜112a具有作為源電極和漏電極中的一個的功能，導電膜112b具有作為源電極和漏電極中的另一個的功能。在晶體管180中，絕緣膜131、絕緣膜132具有作為氧化物半導體膜108的基底膜的功能，絕緣膜107、絕緣膜106具有作為柵極絕緣膜的功能。如圖18A、圖18B、圖18C所示，晶體管180是具有頂柵結(jié)構(gòu)的單柵型晶體管。如此，可以對本發(fā)明的一個方式的半導體裝置適用底柵型晶體管、雙柵型晶體管、頂柵型晶體管等各種結(jié)構(gòu)的晶體管。

<2-7.晶體管的結(jié)構(gòu)實例6>

接著，參照圖19A至圖19D說明與圖14A至圖14C所示的晶體管100不同的結(jié)構(gòu)例子。

圖19A至圖19D是圖14B和圖14C所示的晶體管100的變形例子的截面圖。

圖19A及圖19B所示的晶體管100A除了氧化物半導體膜108具有三層結(jié)構(gòu)之外具有與圖14B及圖14C所示的晶體管100相同的結(jié)構(gòu)。具體而言，晶體管100A所包括的氧化物半導體膜108具有氧化物半導體膜108a、氧化物半導體膜108b以及氧化物半導體膜108c。

圖19C及圖19D所示的晶體管100B除了氧化物半導體膜108具有兩層結(jié)構(gòu)之外具有與圖14B及圖14C所示的晶體管100相同的結(jié)構(gòu)。具體而言，晶體管100B所具有的氧化物半導體膜108包括氧化物半導體膜108b及氧化物半導體膜108c。

在此，參照圖20A和圖20B說明氧化物半導體膜108以及接觸于氧化物半導體膜108的絕緣膜的能帶圖。

圖20A是疊層結(jié)構(gòu)的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜107、氧化物半導體膜108a、氧化物半導體膜108b、氧化物半導體膜108c以及絕緣膜114。圖20B是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜107、氧化物半導體膜108b、氧化物半導體膜108c以及絕緣膜114。在能帶圖中，為了容易理解，示出絕緣膜107、氧化物半導體膜108a、氧化物半導體膜108b、氧化物半導體膜108c及絕緣膜114的導帶底的能級(Ec)。

在圖20A的能帶圖中，作為絕緣膜107、絕緣膜114使用氧化硅膜，作為氧化物半導體膜108a使用利用金屬元素的原子數(shù)比為In∶Ga∶Zn＝1∶3∶2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108b使用利用金屬元素的原子數(shù)比為In∶Ga∶Zn＝1∶1∶1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108c使用利用金屬元素的原子數(shù)比為In∶Ga∶Zn＝1∶3∶2的金屬氧化物靶材而形成的氧化物半導體膜。

在圖20B的能帶圖中，作為絕緣膜107、絕緣膜114使用氧化硅膜，作為氧化物半導體膜108b使用利用金屬元素的原子數(shù)比為In∶Ga∶Zn＝1∶1∶1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108c使用利用金屬元素的原子數(shù)比為In∶Ga∶Zn＝1∶3∶2的金屬氧化物靶材而形成的氧化物半導體膜。

如圖20A和圖20B所示，在氧化物半導體膜108a、氧化物半導體膜108b、氧化物半導體膜108c中，導帶底的能級平緩地變化。換言之，連續(xù)地變化或連續(xù)接合。為了實現(xiàn)這種帶結(jié)構(gòu)，使在氧化物半導體膜108a與氧化物半導體膜108b的界面處或氧化物半導體膜108b與氧化物半導體膜108c的界面處不存在形成陷阱中心或復合中心等缺陷能級的雜質(zhì)。

為了在氧化物半導體膜108a與氧化物半導體膜108b之間及在氧化物半導體膜108b與氧化物半導體膜108c之間形成連續(xù)接合，使用具備裝載閉鎖室的多室成膜裝置(濺射裝置)以使各膜不暴露于大氣中的方式連續(xù)地層疊，即可。

通過采用圖20A或圖20B所示的結(jié)構(gòu)，氧化物半導體膜108b成為阱(well)，并且在使用上述疊層結(jié)構(gòu)的晶體管中，溝道區(qū)域形成在氧化物半導體膜108b中。

此外，通過采用上述疊層結(jié)構(gòu)，在不形成氧化物半導體膜108a、氧化物半導體膜108c的情況下有可能形成在氧化物半導體膜108b中的陷阱能級形成在氧化物半導體膜108a、氧化物半導體膜108c中。由此，可以使陷阱能級從氧化物半導體膜108b離開。

有時與用作溝道區(qū)域的氧化物半導體膜108b的導帶底能級(Ec)相比，陷阱能級離真空能級更遠，而在陷阱能級中容易積累電子。當電子積累在陷阱能級中時，成為負固定電荷，導致晶體管的閾值電壓向正方向漂移。因此，優(yōu)選采用陷阱能級比氧化物半導體膜108b的導帶底能級(Ec)接近于真空能級的結(jié)構(gòu)。通過采用上述結(jié)構(gòu)，電子不容易積累在陷阱能級中，所以能夠增大晶體管的通態(tài)電流，并且還能夠提高場效應遷移率。

在圖20A和圖20B中，氧化物半導體膜108a、氧化物半導體膜108c與氧化物半導體膜108b相比導帶底的能級更接近于真空能級，典型的是，氧化物半導體膜108b的導帶底能級與氧化物半導體膜108a、氧化物半導體膜108c的導帶底能級之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜108a、氧化物半導體膜108c的電子親和勢與氧化物半導體膜108b的電子親和勢之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。

通過具有上述結(jié)構(gòu)，氧化物半導體膜108b成為電流的主要路徑并用作溝道區(qū)域。此外，由于氧化物半導體膜108a、氧化物半導體膜108c包括形成有溝道區(qū)域的氧化物半導體膜108b所包含的金屬元素中的一種以上，所以在氧化物半導體膜108a與氧化物半導體膜108b的界面處或在氧化物半導體膜108b與氧化物半導體膜108c的界面處不容易產(chǎn)生界面散射。由此，在該界面處載流子的移動不被阻礙，因此晶體管的場效應遷移率得到提高。

為了防止氧化物半導體膜108a、氧化物半導體膜108c用作溝道區(qū)域的一部分，氧化物半導體膜108a、氧化物半導體膜108c使用導電率夠低的材料?；蛘?，氧化物半導體膜108a、氧化物半導體膜108c使用其電子親和勢(真空能級與導帶底能級之差)低于氧化物半導體膜108b且其導帶底能級與氧化物半導體膜108b的導帶底能級有差異(能帶偏移)的材料。此外，為了抑制產(chǎn)生起因于漏電壓值的閾值電壓之間的差異，氧化物半導體膜108a、氧化物半導體膜108c優(yōu)選使用其導帶底能級比氧化物半導體膜108b的導帶底能級更接近于真空能級的材料。例如，氧化物半導體膜108b的導帶底能級與氧化物半導體膜108a、氧化物半導體膜108c的導帶底能級之間的差異為0.2eV以上，優(yōu)選為0.5eV以上。

氧化物半導體膜108a、氧化物半導體膜108c優(yōu)選不具有尖晶石型結(jié)晶結(jié)構(gòu)。在氧化物半導體膜108a、氧化物半導體膜108c具有尖晶石型結(jié)晶結(jié)構(gòu)時，導電膜112a、導電膜112b的構(gòu)成元素有時會在該尖晶石型結(jié)晶結(jié)構(gòu)與其他區(qū)域的界面處擴散到氧化物半導體膜108b中。注意，在氧化物半導體膜108a、氧化物半導體膜108c為后述的CAAC-OS的情況下，阻擋導電膜112a、導電膜112b的構(gòu)成元素如銅元素的性質(zhì)得到提高，所以是優(yōu)選的。

氧化物半導體膜108a、氧化物半導體膜108c的厚度大于或等于能夠抑制導電膜112a、導電膜112b的構(gòu)成元素擴散到氧化物半導體膜108b的厚度且小于從絕緣膜114向氧化物半導體膜108b的氧的供應被抑制的厚度。例如，當氧化物半導體膜108a、氧化物半導體膜108c的厚度為10nm以上時，能夠抑制導電膜112a、導電膜112b的構(gòu)成元素擴散到氧化物半導體膜108b。另外，當氧化物半導體膜108a、氧化物半導體膜108c的厚度為100nm以下時，能夠高效地從絕緣膜114、絕緣膜116向氧化物半導體膜108b供應氧。

當氧化物半導體膜108a、氧化物半導體膜108c為In-M-Zn氧化物時，通過作為M以高于In的原子數(shù)比包含Ti、Ga、Y、Zr、La、Ce、Sn、Nd或Hf，可以使氧化物半導體膜108a、氧化物半導體膜108c的能隙變大并使其電子親和勢變小。因此，有時可以根據(jù)元素M的比率控制氧化物半導體膜108a、氧化物半導體膜108c與氧化物半導體膜108b的電子親和勢之差。此外，因為Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf是與氧的鍵合力強的金屬元素，所以通過使這些元素的原子數(shù)比高于In，不容易產(chǎn)生氧缺陷。

另外，當氧化物半導體膜108a、氧化物半導體膜108c為In-M-Zn氧化物時，除了Zn及O之外的In和M的原子百分比優(yōu)選為：In的原子百分比低于50atomic％，M的原子百分比高于50atomic％，更優(yōu)選為：In的原子百分比低于25atomic％，M的原子百分比高于75atomic％。另外，作為氧化物半導體膜108a、氧化物半導體膜108c，可以使用氧化鎵膜。

另外，當氧化物半導體膜108a、氧化物半導體膜108b、氧化物半導體膜108c為In-M-Zn氧化物時，氧化物半導體膜108a、氧化物半導體膜108c所含的M的原子數(shù)比大于氧化物半導體膜108b所含的M的原子數(shù)比，典型為氧化物半導體膜108b所含的M的原子數(shù)比的1.5倍以上，優(yōu)選為2倍以上，更優(yōu)選為3倍以上。

另外，當氧化物半導體膜108a、氧化物半導體膜108b、氧化物半導體膜108c為In-M-Zn氧化物時，在氧化物半導體膜108b的原子數(shù)比為In∶M∶Zn＝x₁∶y₁∶z₁，并且氧化物半導體膜108a、氧化物半導體膜108c的原子數(shù)比為In∶M∶Zn＝x₂∶y₂∶z₂的情況下，y₂/x₂大于y₁/x₁，y₂/x₂優(yōu)選為y₁/x₁的1.5倍以上。y₂/x₂更優(yōu)選為y₁/x₁的2倍以上，y₂/x₂進一步優(yōu)選為y₁/x₁的3倍以上或4倍以上。此時，在氧化物半導體膜108b中，在y₁為x₁以上的情況下，使用氧化物半導體膜108b的晶體管具有穩(wěn)定的電特性，因此是優(yōu)選的。但是，在y₁為x₁的3倍以上的情況下，使用氧化物半導體膜108b的晶體管的場效應遷移率會降低，因此，y₁優(yōu)選小于x₁的3倍。

當氧化物半導體膜108b是In-M-Zn氧化物時，在用于形成氧化物半導體膜108b的靶材的金屬元素的原子數(shù)比為In∶M∶Zn＝x₁∶y₁∶z₁的情況下，x₁/y₁優(yōu)選為1/3以上且6以下，更優(yōu)選為1以上且6以下，z₁/y₁優(yōu)選為1/3以上且6以下，更優(yōu)選為1以上且6以下。注意，通過使z₁/y₁為1以上且6以下，容易形成用作氧化物半導體膜108b的后述CAAC-OS。作為靶材的金屬元素的原子數(shù)比的典型例子，可以舉出In∶M∶Zn＝1∶1∶1、In∶M∶Zn＝1∶1∶1.2、In∶M∶Zn＝3∶1∶2等。

當氧化物半導體膜108a、氧化物半導體膜108c是In-M-Zn氧化物時，在用于形成氧化物半導體膜108a、氧化物半導體膜108c的靶材的金屬元素的原子數(shù)比為In∶M∶Zn＝x₂∶y₂∶z₂的情況下，x₂/y₂<x₁/y₁，z₂/y₂優(yōu)選為1/3以上且6以下，更優(yōu)選為1以上且6以下。另外，通過提高相對于銦的M的原子數(shù)比，能夠擴大氧化物半導體膜108a、氧化物半導體膜108c的能隙并減小其電子親和勢，由此y₂/x₂優(yōu)選為3以上或4以上。作為靶材的金屬元素的原子數(shù)比的典型例子，可以舉出In∶M∶Zn＝1∶3∶2、In∶M∶Zn＝1∶3∶4、In∶M∶Zn＝1∶3∶5、In∶M∶Zn＝1∶3∶6、In∶M∶Zn＝1∶4∶2、In∶M∶Zn＝1∶4∶4、In∶M∶Zn＝1∶4∶5、In∶M∶Zn＝1∶5∶5等。

在氧化物半導體膜108a、氧化物半導體膜108c為In-M氧化物的情況下，通過采用作為M不包含二價金屬原子(例如，鋅等)的結(jié)構(gòu)，能夠形成不具有尖晶石型結(jié)晶結(jié)構(gòu)的氧化物半導體膜108a、氧化物半導體膜108c。此外，作為氧化物半導體膜108a、氧化物半導體膜108c，例如可以使用In-Ga氧化物膜。例如，通過濺射法并使用In-Ga金屬氧化物靶材(In∶Ga＝7∶93)，可以形成該In-Ga氧化物膜。另外，為了通過使用DC放電的濺射法形成氧化物半導體膜108a、氧化物半導體膜108c，在In∶M＝x∶y[原子數(shù)比]時，優(yōu)選將y/(x+y)設定為0.96以下，更優(yōu)選為0.95以下，例如為0.93。

另外，氧化物半導體膜108a、氧化物半導體膜108b、氧化物半導體膜108c的原子數(shù)比包括上述原子數(shù)比的±40％的變動。

此外，本實施方式的晶體管的結(jié)構(gòu)可以自由地相互組合。

<2-8.半導體裝置的制造方法1>

下面，參照圖21A至圖21D以及圖22A及圖22B詳細地說明晶體管100的制造方法。此外，圖21A至圖21D以及圖22A及圖22B是說明半導體裝置的制造方法的截面圖。

首先，在襯底102上形成導電膜，通過光刻工序及蝕刻工序?qū)υ搶щ娔みM行加工，來形成用作柵電極的導電膜104。(參照圖21A)。

在本實施方式中，作為襯底102使用玻璃襯底。作為用作柵電極的導電膜104，通過濺射法形成厚度為100nm的鎢膜。

接著，在導電膜104上形成用作柵極絕緣膜的絕緣膜106、絕緣膜107(參照圖21B)。

在本實施方式中，作為絕緣膜106，通過PECVD法形成厚度為400nm的氮化硅膜，作為絕緣膜107形成厚度為50nm的氧氮化硅膜。

作為絕緣膜106，采用氮化硅膜的疊層結(jié)構(gòu)。具體而言，作為絕緣膜106，可以采用第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三層的疊層結(jié)構(gòu)。該三層的疊層結(jié)構(gòu)的一個例子為如下。

可以在如下條件下形成厚度為50nm的第一氮化硅膜：例如，作為源氣體使用流量為200sccm的硅烷、流量為2000sccm的氮以及流量為100sccm的氨氣體，向PECVD裝置的反應室內(nèi)供應該源氣體，將反應室內(nèi)的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。

可以在如下條件下形成厚度為300nm的第二氮化硅膜：作為源氣體使用流量為200sccm的硅烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PECVD裝置的反應室內(nèi)供應該源氣體，將反應室內(nèi)的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。

可以在如下條件下形成厚度為50nm的第三氮化硅膜：作為源氣體使用流量為200sccm的硅烷以及流量為5000sccm的氮，向PECVD裝置的反應室內(nèi)供應該源氣體，將反應室內(nèi)的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。

另外，可以將形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜時的襯底溫度設定為350℃。

通過作為絕緣膜106采用氮化硅膜的三層疊層結(jié)構(gòu)，例如在作為導電膜104使用包含銅(Cu)的導電膜的情況下，能夠發(fā)揮如下效果。

第一氮化硅膜可以抑制銅(Cu)元素從導電膜104擴散。第二氮化硅膜具有釋放氫的功能，可以提高用作柵極絕緣膜的絕緣膜的耐壓。第三氮化硅膜是氫的釋放量少且可以抑制從第二氮化硅膜釋放的氫擴散的膜。

作為絕緣膜107，為了提高絕緣膜107與后面形成的氧化物半導體膜108的界面特性，優(yōu)選使用包含氧的絕緣膜形成。

接著，在絕緣膜107上形成氧化物半導體膜108(參照圖21C)。

在本實施方式中，利用使用In-Ga-Zn金屬氧化物靶材(In∶Ga∶Zn＝1∶1∶1.2(原子數(shù)比))的濺射法形成氧化物半導體膜，通過光刻工序在該氧化物半導體膜上形成掩模，將該氧化物半導體膜加工為所希望的形狀，來形成島狀的氧化物半導體膜108。

在形成氧化物半導體膜108之后也可以以150℃以上且低于襯底應變點，優(yōu)選以200℃以上且450℃以下，更優(yōu)選以300℃以上且450℃以下進行加熱處理。在此的加熱處理是氧化物半導體膜的高純度化處理之一，可以減少氧化物半導體膜108所包含的氫、水等。此外，以減少氫、水等為目的的加熱處理也可以在將氧化物半導體膜108加工為島狀之前進行。

對氧化物半導體膜108進行的加熱處理可以使用氣體焙燒爐(gas baking furnace)、電爐、RTA裝置等。通過使用RTA裝置，可只在短時間內(nèi)以襯底的應變點以上的溫度進行加熱處理。由此，可以縮短加熱時間。

此外，可以在氮氣體、氧氣體、超干燥空氣(Clean Dry Air(CDA)：CDA是水含量為20ppm以下，優(yōu)選為1ppm以下，更優(yōu)選為10ppb以下的空氣)或者稀有氣體(氬、氦等)的氣氛下對氧化物半導體膜108進行加熱處理。另外，優(yōu)選在上述氮氣體、氧氣體、CDA或稀有氣體中不包含氫、水等。

例如，優(yōu)選提高上述氮氣體、氧氣體或CDA的純度。具體而言，氮氣體、氧氣體或CDA的純度優(yōu)選為6N(99.9999％)或7N(99.99999％)，即可。另外，作為氮氣體、氧氣體或CDA，使用露點為-60℃以下，優(yōu)選為-100℃以下的高純度氣體，由此可以盡可能地防止水分等混入氧化物半導體膜108中。

此外，在氮或稀有氣體氣氛下對氧化物半導體膜108進行加熱處理之后，也可以在氧或CDA氣氛下進行加熱處理。其結(jié)果，在可以使氧化物半導體膜108中的氫、水等脫離的同時，可以將氧供應到氧化物半導體膜108中。其結(jié)果，可以降低氧化物半導體膜108中的氧缺陷的量。

另外，在通過濺射法形成氧化物半導體膜的情況下，作為濺射氣體，適當?shù)厥褂孟∮袣怏w(典型的是氬)、氧、或者稀有氣體和氧的混合氣體。此外，當采用混合氣體時，優(yōu)選增高相對于稀有氣體的氧氣體比例。另外，需要進行濺射氣體的高純度化。例如，作為用作濺射氣體的氧氣體或氬氣體，使用露點為-60℃以下，優(yōu)選為-100℃以下的高純度氣體，由此可以盡可能地防止水分等混入氧化物半導體膜108中。

另外，在通過濺射法形成氧化物半導體膜108的情況下，優(yōu)選使用低溫泵等吸附式真空抽氣泵對濺射裝置的處理室進行高真空抽氣(抽空到5×10^-7Pa至1×10^-4Pa左右)以盡可能地去除對氧化物半導體膜108來說是雜質(zhì)的水等?；蛘?，優(yōu)選組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統(tǒng)倒流到處理室內(nèi)。

接著，在絕緣膜107及氧化物半導體膜108上形成導電膜，將該導電膜加工為所希望的形狀，由此形成導電膜112a、導電膜112b(參照圖21D)。

在本實施方式中，作為導電膜112a、導電膜112b，依次形成厚度為50nm的鎢膜、厚度為400nm的鋁膜、厚度為100nm的鈦膜。作為導電膜112a、導電膜112b的形成方法，可以使用濺射法。

此外，也可以進行在形成導電膜112a、導電膜112b后洗滌氧化物半導體膜108的表面的工序。作為洗滌氧化物半導體膜108的表面的方法，例如可以使用磷酸溶液等。在形成導電膜112a、導電膜112b的工序中或上述洗滌氧化物半導體膜108的表面的工序中，有時凹部被形成在氧化物半導體膜108的一部分中。

通過上述步驟，形成晶體管100。

接著，在晶體管100上，具體而言，在氧化物半導體膜108及導電膜112a、導電膜112b上形成用作晶體管100的保護絕緣膜的絕緣膜114、絕緣膜116(參照圖22A)。

優(yōu)選的是，在形成絕緣膜114之后，在不暴露于大氣的狀態(tài)下連續(xù)地形成絕緣膜116。在形成絕緣膜114之后，在不暴露于大氣的狀態(tài)下，調(diào)節(jié)源氣體的流量、壓力、高頻功率和襯底溫度中的一個以上而連續(xù)地形成絕緣膜116，由此可以減少絕緣膜114與絕緣膜116的界面處的來源于大氣成分的雜質(zhì)濃度，并且可以使包含于絕緣膜114、絕緣膜116中的氧移動到氧化物半導體膜108中，從而可以降低氧化物半導體膜108中的氧缺陷的量。

例如，作為絕緣膜114，通過PECVD法可以形成氧氮化硅膜。此時，作為源氣體，優(yōu)選使用含有硅的沉積氣體及氧化性氣體。含有硅的沉積氣體的典型例子為硅烷、乙硅烷、丙硅烷、氟化硅烷等。作為氧化性氣體，有一氧化二氮、二氧化氮等。另外，可以在如下條件下利用PECVD法形成包含氮且缺陷量少的絕緣膜114：在相對于上述沉積氣體的流量的氧化性氣體的流量大于20倍且小于100倍，優(yōu)選為40倍以上且80倍以下，并且，處理室內(nèi)的壓力低于100Pa，優(yōu)選為50Pa以下。

在本實施方式中，作為絕緣膜114，在如下條件下利用PECVD法形成氧氮化硅膜：保持襯底102的溫度為220℃，作為源氣體使用流量為50sccm的硅烷及流量為2000sccm的一氧化二氮，處理室內(nèi)的壓力為20Pa，并且，供應到平行板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10^-2W/cm²)。

作為絕緣膜116，在如下條件下形成氧化硅膜或氧氮化硅膜：將設置于進行了真空抽氣的PECVD裝置的處理室內(nèi)的襯底溫度保持為180℃以上且280℃以下，優(yōu)選為200℃以上且240℃以下，將源氣體引入處理室中并將處理室內(nèi)的壓力設定為100Pa以上且250Pa以下，優(yōu)選為100Pa以上且200Pa以下，并且，對設置于處理室內(nèi)的電極供應0.17W/cm²以上且0.5W/cm²以下，優(yōu)選為0.25W/cm²以上且0.35W/cm²以下的高頻功率。

作為絕緣膜116的成膜條件，對具有上述壓力的反應室中供應具有上述功率密度的高頻功率，由此在等離子體中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得絕緣膜116中的氧含量超過化學計量組成。另一方面，在以上述溫度范圍內(nèi)的襯底溫度形成的膜中，由于硅與氧的鍵合力較弱，因此，通過后面工序的加熱處理而使膜中的氧的一部分脫離。其結(jié)果，可以形成包含超過化學計量組成的氧且因加熱而氧的一部分脫離的氧化物絕緣膜。

在絕緣膜116的形成工序中，絕緣膜114用作氧化物半導體膜108的保護膜。因此，可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。

另外，在絕緣膜116的成膜條件中，通過增加相對于氧化性氣體的包含硅的沉積氣體的流量，可以減少絕緣膜116中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣層，其中通過ESR測得的起因于硅懸空鍵且在g＝2.001處出現(xiàn)的信號的自旋密度低于6×10¹⁷spins/cm³，優(yōu)選為3×10¹⁷spins/cm³以下，更優(yōu)選為1.5×10¹⁷spins/cm³以下。其結(jié)果，能夠提高晶體管的可靠性。

另外，也可以在形成絕緣膜114、絕緣膜116之后進行加熱處理。通過該加熱處理，可以降低包含于絕緣膜114、絕緣膜116的氮氧化物。此外，通過該加熱處理，可以將絕緣膜114、絕緣膜116中的氧的一部分移動到氧化物半導體膜108中以降低氧化物半導體膜108中的氧缺陷的量。

將對絕緣膜114、絕緣膜116進行的加熱處理的溫度典型地設定為150℃以上且400℃以下，優(yōu)選為300℃以上且400℃以下，更優(yōu)選為320℃以上且370℃以下。加熱處理可以在氮、氧、CDA或稀有氣體(氬、氦等)的氣氛下進行。在該加熱處理中，優(yōu)選在上述氮、氧、超干燥空氣或稀有氣體中不含有氫、水等，并可以使用氣體焙燒爐、電爐、RTA裝置等。

在本實施方式中，在氮及氧的氣氛下，以350℃進行加熱處理1小時。

接著，在絕緣膜116上形成絕緣膜118(參照圖22B)。

在以PECVD法形成絕緣膜118的情況下，通過將襯底溫度設定為300℃以上且400℃以下，優(yōu)選為320℃以上且370℃以下，可以形成致密的膜，所以是優(yōu)選的。

例如，當作為絕緣膜118利用PECVD法形成氮化硅膜時，作為源氣體優(yōu)選使用包含硅的沉積氣體、氮及氨。通過使用其量比氮量少的氨，在等離子體中氨離解而產(chǎn)生活性種。該活性種將包括在包含硅的沉積氣體中的硅與氫之間的鍵合及氮之間的三鍵切斷。其結(jié)果，可以促進硅與氮的鍵合，而可以形成硅與氫的鍵合少、缺陷少且致密的氮化硅膜。另一方面，在氨量比氮量多時，包含硅的沉積氣體及氮的分解不進展，硅與氫的鍵合會殘留下來，而導致形成缺陷增加且不致密的氮化硅膜。由此，在源氣體中，可以將相對于氨的氮流量比優(yōu)選設定為5以上且50以下，更優(yōu)選為10以上且50以下。

在本實施方式中，作為絕緣膜118，通過利用PECVD裝置并使用硅烷、氮及氨作為源氣體，形成厚度為50nm的氮化硅膜。硅烷的流量為50sccm，氮的流量為5000sccm，氨的流量為100sccm。將處理室的壓力設定為100Pa，將襯底溫度設定為350℃，用27.12MHz的高頻電源對平行板電極供應1000W的高頻功率。PECVD裝置是電極面積為6000cm²的平行板型PECVD裝置，并且，將所供應的功率的換算為每單位面積的功率(功率密度)為1.7×10^-1W/cm²。

在利用加熱形成絕緣膜118時，優(yōu)選不進行形成絕緣膜118之前的預熱處理。例如，在形成絕緣膜118之前進行預熱處理時，有時絕緣膜114、絕緣膜116中的過剩氧釋放到外部。于是，在形成絕緣膜118時，不進行預熱處理，具體而言，在被進行加熱的處理室中搬入襯底之后，優(yōu)選在3分鐘以內(nèi)，更優(yōu)選為在1分鐘以內(nèi)在絕緣膜116上形成絕緣膜118，由此可以抑制絕緣膜114、絕緣膜116中的過剩氧釋放到外部。

注意，在形成絕緣膜118之前或之后進行加熱處理，由此可以使絕緣膜114、絕緣膜116所包含的過剩氧擴散到氧化物半導體膜108中，而可以填補氧化物半導體膜108中的氧缺陷。或者，通過進行加熱形成絕緣膜118，由此可以將絕緣膜114、絕緣膜116所包含的過剩氧擴散到氧化物半導體膜108中，而填補氧化物半導體膜108中的氧缺陷。在形成絕緣膜118之前或之后可以進行的加熱處理的溫度典型為150℃以上且400℃以下，優(yōu)選為300℃以上且400℃以下，更優(yōu)選為320℃以上且370℃以下。

通過上述工序，能夠制造晶體管100。

<2-9.半導體裝置的制造方法2>

接著，使用圖23A至圖23C說明晶體管150的制造方法。圖23A至圖23C是說明半導體裝置的制造方法的截面圖。

首先，進行到圖21C所示的工序，然后在絕緣膜107及氧化物半導體膜108上形成絕緣膜114及絕緣膜116(參照圖23A)。

接著，通過光刻工序在絕緣膜116上形成掩模，并在絕緣膜114及絕緣膜116的所希望的區(qū)域中形成開口部141a、開口部141b。注意，開口部141a、開口部141b到達氧化物半導體膜108(參照圖23B)。

接著，以覆蓋開口部141a、開口部141b的方式在氧化物半導體膜108及絕緣膜116上形成導電膜，通過光刻工序在該導電膜上形成掩模并將該導電膜加工為所希望的形狀，由此形成導電膜112a、導電膜112b。接著，在絕緣膜116及導電膜112a、導電膜112b上形成絕緣膜118(參照圖23C)。

通過上述工序，能夠制造晶體管150。

注意，當形成開口部141a、開口部141b時，使絕緣膜114、絕緣膜116殘留在氧化物半導體膜108的溝道區(qū)域上，由此可以制造晶體管160。

<2-10.半導體裝置的制造方法3>

下面，參照圖24A至圖24D說明晶體管170的制造方法。圖24A至圖24D是說明半導體裝置的制造方法的截面圖。

首先，進行到圖22A所示的工序(參照圖24A)。

接著，通過光刻工序在絕緣膜116上形成掩模，在絕緣膜114及116的所希望的區(qū)域中形成開口部142c。此外，通過光刻工序在絕緣膜116上形成掩模，在絕緣膜106、107、114及116的所希望的區(qū)域中形成開口部142a、142b。開口部142c到達導電膜112b。此外，開口部142a、開口部142b都到達導電膜104(參照圖24B)。

另外，開口部142a、開口部142b及開口部142c既可以以相同工序形成又可以以不同工序形成。當以相同工序形成開口部142a、開口部142b及開口部142c時，使用灰色調(diào)掩?；虬肷{(diào)掩模形成即可。

接著，以覆蓋開口部142a、開口部142b、開口部142c的方式在絕緣膜116上形成氧化物半導體膜120(參照圖24C)。

氧化物半導體膜120可以利用與氧化物半導體膜108相同的材料及制造方法形成。另外，在形成氧化物半導體膜120時，優(yōu)選在包含氧氣體的氣氛下進行等離子體放電。此時，對作為氧化物半導體膜120的被形成面的絕緣膜116添加氧。在形成氧化物半導體膜120時，該氣氛除了氧氣體以外還可以混有惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。例如，優(yōu)選的是，使用氬氣體和氧氣體，使氧氣體的流量比氬氣體大。

形成氧化物半導體膜120時的襯底溫度為室溫以上且低于340℃，優(yōu)選為室溫以上且300℃以下，更優(yōu)選為100℃以上且250℃以下，更優(yōu)選為100℃以上且200℃以下。通過對氧化物半導體膜120進行加熱形成氧化物半導體膜120，可以提高氧化物半導體膜120的結(jié)晶性。另一方面，當作為襯底102使用大型玻璃襯底(例如，第6代至第10代)且形成氧化物半導體膜120時的襯底溫度為150℃以上且低于340℃時，襯底102有時變形(歪曲或翹曲)。因此，在使用大型玻璃襯底的情況下，通過將形成氧化物半導體膜120時的襯底溫度設定為100℃以上且低于150℃，可以抑制玻璃襯底的變形。

在本實施方式中，通過使用In-Ga-Zn金屬氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子數(shù)比])的濺射法形成氧化物半導體膜120。另外，將形成氧化物半導體膜120時的襯底溫度設定為170℃。此外，作為形成氧化物半導體膜120時的成膜氣體，使用流量100sccm的氧氣體。

作為氧化物半導體膜120，不局限于上述組成，例如可以使用In∶Ga∶Zn＝1∶1∶1[原子數(shù)比]、In∶Ga∶Zn＝1∶3∶2[原子數(shù)比]、In∶Ga∶Zn＝1∶3∶4[原子數(shù)比]、In∶Ga∶Zn＝1∶3∶6[原子數(shù)比]、In∶Ga∶Zn＝3∶1∶2[原子數(shù)比]、In∶Ga∶Zn＝4∶2∶3[原子數(shù)比]等的組成。

通過在包含氧的氣氛下形成氧化物半導體膜120，可以使絕緣膜116的表面附近包含氧或過剩氧。

接著，通過光刻工序在氧化物半導體膜120上形成掩模，將氧化物半導體膜120加工為所希望的形狀，來形成氧化物半導體膜120a、120b。然后，在絕緣膜116、118及氧化物半導體膜120a、氧化物半導體膜120b上形成絕緣膜118(參照圖24D)。

絕緣膜118包含氫和氮中的一個或兩個。因此，通過形成絕緣膜118，與絕緣膜118接觸的氧化物半導體膜120a、120b被添加氫和氮中的一個或兩個，由此其載流子密度得到提高而可以被用作氧化物導電膜。

作為絕緣膜118，例如優(yōu)選使用氮化硅膜。例如，可以利用濺射法或PECVD法形成絕緣膜118。例如，當利用PECVD法形成絕緣膜118時，將襯底溫度設定為低于400℃，優(yōu)選低于375℃，更優(yōu)選為180℃以上且350℃以下。通過將形成絕緣膜118時的襯底溫度設定為上述范圍，可以形成致密膜，所以是優(yōu)選的。通過將形成絕緣膜118時的襯底溫度設定為上述范圍，可以將絕緣膜114、116中的氧或過剩氧移動到氧化物半導體膜108中。

通過上述工序，可以形成晶體管170。

在本實施方式中，描述本發(fā)明的一個方式。但是，本發(fā)明的一個方式不局限于此。就是說，在本發(fā)明的一個方式及其他實施方式中記載各種各樣的發(fā)明的方式，由此本發(fā)明的一個方式不局限于特定的方式。例如，作為本發(fā)明的一個方式，示出晶體管的溝道形成區(qū)域包含氧化物半導體的例子，但是本發(fā)明的一個方式不局限于此。根據(jù)情形或狀況，本發(fā)明的一個方式中的各種各樣的晶體管也可以包含各種半導體。例如，本發(fā)明的一個方式中的各種各樣的晶體管也可以包含硅、鍺、硅鍺、碳化硅、砷化鎵、鋁砷化鎵、磷化銦、氮化鎵和有機半導體等中的至少一個?；蛘?，本發(fā)明的一個方式中的各種各樣的晶體管也可以不包括氧化物半導體。

本實施方式所示的結(jié)構(gòu)、方法可以與其他實施方式、實施例或參考例所示的結(jié)構(gòu)、方法適當?shù)亟M合而使用。

實施方式3

在本實施方式中，參照圖25A至圖29說明氧化物半導體的結(jié)構(gòu)等。

<3-1.氧化物半導體的結(jié)構(gòu)>

氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。

從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結(jié)晶氧化物半導體。作為結(jié)晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。

一般而言，非晶結(jié)構(gòu)具有如下特征：具有各向同性而不具有不均勻結(jié)構(gòu)；處于亞穩(wěn)態(tài)且原子的配置沒有被固定化；鍵角不固定；具有短程有序性而不具有長程有序性；等。

從相反的觀點來看，不能將穩(wěn)定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區(qū)域中具有周期結(jié)構(gòu))的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩(wěn)定結(jié)構(gòu)。在不穩(wěn)定這一點上，a-like OS在物性上接近于非晶氧化物半導體。

<3-2.CAAC-OS>

首先，說明CAAC-OS。

CAAC-OS是包含多個c軸取向的結(jié)晶部(也稱為顆粒)的氧化物半導體之一。

說明使用X射線衍射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如，當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO₄結(jié)晶的CAAC-OS的結(jié)構(gòu)時，如圖25A所示，在衍射角(2θ)為31°附近出現(xiàn)峰值。由于該峰值來源于InGaZnO₄結(jié)晶的(009)面，由此可確認到在CAAC-OS中結(jié)晶具有c軸取向性，并且c軸朝向大致垂直于形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現(xiàn)峰值。2θ為36°附近的峰值起因于分類為空間群Fd-3m的結(jié)晶結(jié)構(gòu)。因此，優(yōu)選的是，在CAAC-OS中不出現(xiàn)該峰值。

另一方面，當利用從平行于被形成面的方向使X射線入射到樣品的in-plane法分析CAAC-OS的結(jié)構(gòu)時，在2θ為56°附近出現(xiàn)峰值。該峰值來源于InGaZnO₄結(jié)晶的(110)面。并且，即使將2θ固定為56°附近并在以樣品面的法線向量為軸(φ軸)旋轉(zhuǎn)樣品的條件下進行分析(φ掃描)，也如圖25B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO₄將2θ固定為56°附近來進行φ掃描時，如圖25C所示，觀察到來源于相等于(110)面的結(jié)晶面的六個峰值。因此，由使用XRD的結(jié)構(gòu)分析可以確認到CAAC-OS中的a軸和b軸的取向沒有規(guī)律性。

接著，說明利用電子衍射分析的CAAC-OS。例如，當對包含InGaZnO₄結(jié)晶的CAAC-OS在平行于CAAC-OS的被形成面的方向上入射束徑為300nm的電子線時，有可能出現(xiàn)圖25D所示的衍射圖案(也稱為選區(qū)電子衍射圖案)。在該衍射圖案中包含起因于InGaZnO₄結(jié)晶的(009)面的斑點。因此，電子衍射也示出CAAC-OS所包含的顆粒具有c軸取向性，并且c軸朝向大致垂直于被形成面或頂面的方向。另一方面，圖25E示出對相同的樣品在垂直于樣品面的方向上入射束徑為300nm的電子線時的衍射圖案。從圖25E觀察到環(huán)狀的衍射圖案。因此，使用束徑為300nm的電子線的電子衍射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有取向性。可以認為圖25E中的第一環(huán)起因于InGaZnO₄結(jié)晶的(010)面和(100)面等。另外，可以認為圖25E中的第二環(huán)起因于(110)面等。

另外，在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察所獲取的CAAC-OS的明視場圖像與衍射圖案的復合分析圖像(也稱為高分辨率TEM圖像)中，可以觀察到多個顆粒。然而，即使在高分辨率TEM圖像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發(fā)生起因于晶界的電子遷移率的降低。

圖26A示出從大致平行于樣品面的方向觀察所獲取的CAAC-OS的截面的高分辨率TEM圖像。利用球面像差校正(Spherical Aberration Corrector)功能得到高分辨率TEM圖像。尤其將利用球面像差校正功能獲取的高分辨率TEM圖像稱為Cs校正高分辨率TEM圖像。例如可以使用日本電子株式會社制造的原子分辨率分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高分辨率TEM圖像。

從圖26A可確認到其中金屬原子排列為層狀的顆粒。并且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為納米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸取向納米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹并平行于CAAC-OS的被形成面或頂面。

另外，圖26B及圖26C示出從大致垂直于樣品面的方向觀察所獲取的CAAC-OS的平面的Cs校正高分辨率TEM圖像。圖26D及圖26E是通過對圖26B及圖26C進行圖像處理得到的圖像。下面說明圖像處理的方法。首先，通過對圖26B進行快速傅里葉變換(FFT：Fast Fourier Transform)處理，獲取FFT圖像。接著，以保留所獲取的FFT圖像中的離原點2.8nm^-1至5.0nm^-1的范圍的方式進行掩模處理。接著，對經(jīng)過掩模處理的FFT圖像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取經(jīng)過處理的圖像。將所獲取的圖像稱為FFT濾波圖像。FFT濾波圖像是從Cs校正高分辨率TEM圖像中提取出周期分量的圖像，其示出晶格排列。

在圖26D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區(qū)域是一個顆粒。并且，以虛線示出的部分是顆粒與顆粒的聯(lián)結(jié)部。虛線呈現(xiàn)六角形，由此可知顆粒為六角形。注意，顆粒的形狀并不局限于正六角形，不是正六角形的情況較多。

在圖26E中，以點線示出晶格排列一致的區(qū)域與其他晶格排列一致的區(qū)域之間的部分。在點線附近也無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時，可以形成畸變的六角形等。即，可知通過使晶格排列畸變，可抑制晶界的形成。這可能是由于CAAC-OS可容許因如下原因而發(fā)生的畸變：在a-b面方向上的原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產(chǎn)生變化等。

如上所示，CAAC-OS具有c軸取向性，其多個顆粒(納米晶)在a-b面方向上連結(jié)而結(jié)晶結(jié)構(gòu)具有畸變。因此，也可以將CAAC-OS稱為具有CAA crystal(c-axis-aligned a-b-plane-anchored crystal)的氧化物半導體。

CAAC-OS是結(jié)晶性高的氧化物半導體。氧化物半導體的結(jié)晶性有時因雜質(zhì)的混入或缺陷的生成等而降低，從相反的觀點來看，因此可以說CAAC-OS是雜質(zhì)或缺陷(氧缺陷等)少的氧化物半導體。

此外，雜質(zhì)是指氧化物半導體的主要成分以外的元素，諸如氫、碳、硅和過渡金屬元素等。例如，與氧的鍵合力比構(gòu)成氧化物半導體的金屬元素強的硅等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結(jié)晶性下降。另外，由于鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結(jié)晶性下降。

當氧化物半導體包含雜質(zhì)或缺陷時，其特性有時會因光或熱等發(fā)生變動。例如，包含于氧化物半導體的雜質(zhì)有時會成為載流子陷阱或載流子發(fā)生源。例如，氧化物半導體中的氧缺陷有時會成為載流子陷阱或因俘獲氫而成為載流子發(fā)生源。

雜質(zhì)及氧缺陷少的CAAC-OS是載流子密度低的氧化物半導體。具體而言，可以使用載流子密度小于8×10¹¹個/cm³，優(yōu)選小于1×10¹¹個/cm³，更優(yōu)選小于1×10¹⁰個/cm³，且是1×10^-9個/cm³以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本征或?qū)嵸|(zhì)上高純度本征的氧化物半導體。CAAC-OS的雜質(zhì)濃度和缺陷態(tài)密度低。即，可以說CAAC-OS是具有穩(wěn)定特性的氧化物半導體。

<3-3.nc-OS>

接著，對nc-OS進行說明。

說明使用XRD裝置對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結(jié)構(gòu)時，不出現(xiàn)表示取向性的峰值。換言之，nc-OS的結(jié)晶不具有取向性。

另外，例如，當使包含InGaZnO₄結(jié)晶的nc-OS薄片化，并在平行于被形成面的方向上使束徑為50nm的電子線入射到厚度為34nm的區(qū)域時，觀察到如圖27A所示的環(huán)狀衍射圖案(納米束電子衍射圖案)。另外，圖27B示出將束徑為1nm的電子線入射到相同的樣品時的衍射圖案(納米束電子衍射圖案)。從圖27B觀察到環(huán)狀區(qū)域內(nèi)的多個斑點。因此，nc-OS在入射束徑為50nm的電子線時觀察不到秩序性，但是在入射束徑為1nm的電子線時確認到秩序性。

另外，當使束徑為1nm的電子線入射到厚度小于10nm的區(qū)域時，如圖27C所示，有時觀察到斑點被配置為準正六角形的電子衍射圖案。由此可知，nc-OS在厚度小于10nm的范圍內(nèi)包含秩序性高的區(qū)域，即結(jié)晶。注意，因為結(jié)晶朝向各種各樣的方向，所以也有觀察不到有規(guī)律性的電子衍射圖案的區(qū)域。

圖27D示出從大致平行于被形成面的方向觀察到的nc-OS的截面的Cs校正高分辨率TEM圖像。在nc-OS的高分辨率TEM圖像中有如由輔助線所示的部分那樣能夠觀察到結(jié)晶部的區(qū)域和觀察不到明確的結(jié)晶部的區(qū)域。nc-OS所包含的結(jié)晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結(jié)晶部的尺寸大于10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如，在nc-OS的高分辨率TEM圖像中，有時無法明確地觀察到晶界。注意，納米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結(jié)晶部稱為顆粒。

如此，在nc-OS中，微小的區(qū)域(例如1nm以上且10nm以下的區(qū)域，特別是1nm以上且3nm以下的區(qū)域)中的原子排列具有周期性。另外，nc-OS在不同的顆粒之間觀察不到結(jié)晶取向的規(guī)律性。因此，在膜整體中觀察不到取向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。

另外，由于在顆粒(納米晶)之間結(jié)晶取向沒有規(guī)律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規(guī)取向納米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無取向納米晶)的氧化物半導體。

nc-OS是規(guī)律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態(tài)密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體取向的規(guī)律性。所以，nc-OS的缺陷態(tài)密度比CAAC-OS高。

<3-4.a-like OS>

a-like OS是具有介于nc-OS與非晶氧化物半導體之間的結(jié)構(gòu)的氧化物半導體。

圖28A和圖28B示出a-like OS的高分辨率截面TEM圖像。圖28A示出電子照射開始時的a-like OS的高分辨率截面TEM圖像。圖28B示出照射4.3×10⁸e^-/nm²的電子(e-)之后的a-like OS的高分辨率截面TEM圖像。由圖28A和圖28B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區(qū)域。另外，可知明亮區(qū)域的形狀在照射電子之后變化。明亮區(qū)域被估計為空洞或低密度區(qū)域。

由于a-like OS包含空洞，所以其結(jié)構(gòu)不穩(wěn)定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩(wěn)定的結(jié)構(gòu)，下面示出電子照射所導致的結(jié)構(gòu)變化。

作為樣品，準備a-like OS、nc-OS和CAAC-OS。每個樣品都是In-Ga-Zn氧化物。

首先，取得各樣品的高分辨率截面TEM圖像。由高分辨率截面TEM圖像可知，每個樣品都具有結(jié)晶部。

已知InGaZnO₄結(jié)晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結(jié)構(gòu)。這些彼此靠近的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等，由結(jié)晶結(jié)構(gòu)分析求出其值為0.29nm。由此，以下可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO₄結(jié)晶部。晶格條紋對應于InGaZnO₄結(jié)晶的a-b面。

圖29示出調(diào)查了各樣品的結(jié)晶部(22至30處)的平均尺寸的例子。注意，結(jié)晶部尺寸對應于上述晶格條紋的長度。由圖29可知，在a-like OS中，結(jié)晶部根據(jù)有關取得TEM圖像等的電子的累積照射量逐漸變大。由圖29可知，在利用TEM的觀察初期尺寸為1.2nm左右的結(jié)晶部(也稱為初始晶核)在電子(e^-)的累積照射量為4.2×10⁸e^-/nm²時生長到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×10⁸e^-/nm²的范圍內(nèi)，結(jié)晶部的尺寸都沒有變化。由圖29可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結(jié)晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立透射電子顯微鏡H-9000NAR進行電子線照射及TEM的觀察。作為電子線照射條件，加速電壓為300kV；電流密度為6.7×10⁵e^-/(nm²·s)；照射區(qū)域的直徑為230nm。

如此，有時電子照射引起a-like OS中的結(jié)晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結(jié)晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩(wěn)定的結(jié)構(gòu)。

此外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3％以上且小于100％。注意，難以形成其密度小于單晶氧化物半導體的密度的78％的氧化物半導體。

例如，在原子數(shù)比滿足In∶Ga∶Zn＝1∶1∶1的氧化物半導體中，具有菱方晶系結(jié)構(gòu)的單晶InGaZnO₄的密度為6.357g/cm³。因此，例如，在原子數(shù)比滿足In∶Ga∶Zn＝1∶1∶1的氧化物半導體中，a-like OS的密度為5.0g/cm³以上且小于5.9g/cm³。另外，例如，在原子數(shù)比滿足In∶Ga∶Zn＝1∶1∶1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm³以上且小于6.3g/cm³。

注意，當不存在相同組成的單晶氧化物半導體時，通過以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當于所希望的組成的單晶氧化物半導體的密度。根據(jù)組成不同的單晶氧化物半導體的組合比例使用加權(quán)平均估計出相當于所希望的組成的單晶氧化物半導體的密度即可。注意，優(yōu)選盡可能減少所組合的單晶氧化物半導體的種類來估計密度。

如上所述，氧化物半導體具有各種結(jié)構(gòu)及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。

本實施方式所示的結(jié)構(gòu)可以與其他實施方式、實施例或參考例所示的結(jié)構(gòu)或其他實施例所示的結(jié)構(gòu)適當?shù)亟M合而使用。

實施方式4

在本實施方式中，參照圖30A至圖34說明包括本發(fā)明的一個方式的半導體裝置的顯示裝置以及在該顯示裝置安裝輸入裝置的電子設備。

<4-1.關于觸摸屏的說明>

注意，在本實施方式中，作為電子設備的一個例子，對組合顯示裝置與輸入裝置而成的觸摸屏2000進行說明。另外，作為輸入裝置的一個例子，對使用觸摸傳感器的情況進行說明。

圖30A及圖30B是觸摸屏2000的透視圖。另外，在圖30A及圖30B中，為了明確起見，示出觸摸屏2000的典型的構(gòu)成要素。

觸摸屏2000包括顯示裝置2501及觸摸傳感器2595(參照圖31B)。此外，觸摸屏2000包括襯底2510、襯底2570以及襯底2590。另外，襯底2510、襯底2570以及襯底2590都具有柔性。注意，襯底2510、襯底2570和襯底2590中的任一個或全部可以不具有柔性。

顯示裝置2501包括襯底2510上的多個像素以及能夠向該像素供應信號的多個布線2511。多個布線2511被引導在襯底2510的外周部，其一部分構(gòu)成端子2519。端子2519與FPC2509(1)電連接。

襯底2590包括觸摸傳感器2595以及與觸摸傳感器2595電連接的多個布線2598。多個布線2598被引導在襯底2590的外周部，其一部分構(gòu)成端子。并且，該端子與FPC2509(2)電連接。另外，為了明確起見，在圖30B中以實線示出設置在襯底2590的背面一側(cè)(與襯底2510相對的面一側(cè))的觸摸傳感器2595的電極以及布線等。

作為觸摸傳感器2595，例如可以適用靜電電容式觸摸傳感器。作為電容式，可以舉出表面型靜電電容式、投影型靜電電容式等。

作為靜電投影型電容式，主要根據(jù)驅(qū)動方法的不同而分為自電容式、互電容式等。當采用互電容式時，可以同時檢測出多個點，所以是優(yōu)選的。

注意，圖30B所示的觸摸傳感器2595是采用了靜電投影型電容式觸摸傳感器的結(jié)構(gòu)。

另外，觸摸傳感器2595可以適用可檢測出手指等被檢測體的接近或接觸的各種傳感器。

投影型靜電電容式觸摸傳感器2595包括電極2591及電極2592。電極2591電連接于多個布線2598之中的任何一個，而電極2592電連接于多個布線2598之中的任何其他一個。

如圖30A及圖30B所示，電極2592具有在一個方向上配置的多個四邊形在角部相互連接的形狀。

電極2591是四邊形且在與電極2592延伸的方向交叉的方向上反復地配置。

布線2594與其間夾著電極2592的兩個電極2591電連接。此時，電極2592與布線2594的交叉部面積優(yōu)選為盡可能小。由此，可以減少沒有設置電極的區(qū)域的面積，從而可以降低透過率的偏差。其結(jié)果，可以降低透過觸摸傳感器2595的光的亮度的偏差。

注意，電極2591及電極2592的形狀不局限于此，可以具有各種形狀。例如，也可以采用如下結(jié)構(gòu)：將多個電極2591配置為其間盡量沒有間隙，并隔著絕緣層間隔開地設置多個電極2592，以形成不重疊于電極2591的區(qū)域。此時，通過在相鄰的兩個電極2592之間設置與這些電極電絕緣的虛擬電極，可以減少透過率不同的區(qū)域的面積，所以是優(yōu)選的。

注意，作為電極2591、電極2592、布線2598等導電膜的材料，即為構(gòu)成觸摸屏的布線及電極的材料，可以舉出含有氧化銦、氧化錫或氧化鋅等的透明導電膜(例如，ITO膜等)。另外，作為可用于構(gòu)成觸摸屏的布線及電極的材料，例如優(yōu)選使用低電阻材料。例如，可以使用銀、銅、鋁、碳納米管、石墨烯、鹵化金屬(鹵化銀等)等。并且，也可以使用由多個極細(例如，直徑為幾nm)的導電體構(gòu)成的金屬納米線?；蛘?，也可以使用使導電體為網(wǎng)狀的金屬絲網(wǎng)(metal mesh)。例如，可以使用Ag納米線、Cu納米線、Al納米線、Ag絲網(wǎng)、Cu絲網(wǎng)以及Al絲網(wǎng)等。例如，在將Ag納米線用于構(gòu)成觸摸屏的布線及電極的情況下，可見光透過率可以為89％以上，薄層電阻值可以為40Ω/□以上且100Ω/□以下。此外，作為可用于上述構(gòu)成觸摸屏的布線及電極的材料的例子舉出的金屬納米線、金屬絲網(wǎng)、碳納米管、石墨烯等具有較高的可見光透過率，所以可以用作用于顯示元件的電極(例如，像素電極或公共電極等)。

<4-2.關于顯示裝置的說明>

接著，參照圖31A說明顯示裝置2501的詳細內(nèi)容。圖31A相當于沿著圖30B所示的點劃線X1-X2切斷的截面圖。

顯示裝置2501包括多個配置為矩陣狀的像素。該像素包括顯示元件以及驅(qū)動該顯示元件的像素電路。

參照圖31A對作為顯示元件使用EL元件的結(jié)構(gòu)進行說明。注意，在以下說明中，示出使用發(fā)射白色光的EL元件的情況，但是EL元件不局限于此。例如，可以以相鄰的像素分別射出不同的顏色的光的方式使用發(fā)光顏色不同的EL元件。

作為襯底2510及襯底2570，例如，可以適當?shù)厥褂盟魵馔高^率為10^-5g/(m²·day)以下，優(yōu)選為10^-6g/(m²·day)以下的具有柔性的材料。或者，優(yōu)選將其熱膨脹率大致相同的材料用于襯底2510及襯底2570。例如，線性膨脹系數(shù)優(yōu)選為1×10^-3/K以下，更優(yōu)選為5×10^-5/K以下，進一步優(yōu)選為1×10^-5/K以下。

注意，襯底2510是疊層體，其中包括防止雜質(zhì)擴散到EL元件的絕緣層2510a、柔性襯底2510b以及貼合絕緣層2510a與柔性襯底2510b的粘合層2510c。另外，襯底2570是疊層體，其中包括防止雜質(zhì)擴散到EL元件的絕緣層2570a、柔性襯底2570b以及貼合絕緣層2570a與柔性襯底2570b的粘合層2570c。

粘合層2510c及粘合層2570c例如可以使用包含聚酯、聚烯烴、聚酰胺(尼龍、芳族聚酰胺等)、聚酰亞胺、聚碳酸酯、聚氨酯、丙烯酸樹脂、環(huán)氧樹脂或具有硅氧烷鍵合的樹脂的材料。

此外，在襯底2510與襯底2570之間包括密封層2560。密封層2560優(yōu)選具有比空氣大的折射率。此外，如圖31A所示，當在密封層2560一側(cè)提取光時，密封層2560可以兼作光學元件。

另外，可以在密封層2560的外周部形成密封劑。通過使用該密封劑，可以在由襯底2510、襯底2570、密封層2560及密封劑圍繞的區(qū)域中配置EL元件2550。注意，作為密封層2560，可以填充惰性氣體(氮或氬等)。此外，可以在該惰性氣體內(nèi)設置干燥劑而吸收水分等。另外，作為上述密封劑，例如優(yōu)選使用環(huán)氧類樹脂或玻璃粉。此外，作為用于密封劑的材料，優(yōu)選使用不使水分或氧透過的材料。

另外，圖31A所示的顯示裝置2501包括像素2505。此外，像素2505包括發(fā)光模塊2580、EL元件2550以及可以向該EL元件2550供應電力的晶體管2502t。注意，將晶體管2502t用作像素電路的一部分。

此外，發(fā)光模塊2580包括EL元件2550以及著色層2567。另外，EL元件2550包括下部電極、上部電極以及下部電極與上部電極之間的EL層。

另外，在密封層2560被設置于提取光一側(cè)的情況下，密封層2560接觸于EL元件2550及著色層2567。

著色層2567位于與EL元件2550重疊的位置。由此，EL元件2550所發(fā)射的光的一部分透過著色層2567，而向圖31A中的箭頭所示的方向上被射出到發(fā)光模塊2580的外部。

此外，在顯示裝置2501中，在發(fā)射光的方向上設置遮光層2568。遮光層2568以圍繞著色層2567的方式設置。

著色層2567具有使特定波長區(qū)域的光透過的功能即可，例如，可以使用使紅色波長區(qū)域的光透過的濾色片、使綠色波長區(qū)域的光透過的濾色片、使藍色波長區(qū)域的光透過的濾色片以及使黃色波長區(qū)域的光透過的濾色片等。每個濾色片可以通過印刷法、噴墨法、利用光刻技術(shù)的蝕刻法等并使用各種材料形成。

另外，在顯示裝置2501中設置有絕緣層2521。絕緣層2521覆蓋晶體管2502t等。此外，絕緣層2521具有使起因于像素電路的凹凸平坦的功能。另外，可以使絕緣層2521具有能夠抑制雜質(zhì)擴散的功能。由此，能夠抑制由于雜質(zhì)擴散而晶體管2502t等的可靠性降低。

此外，EL元件2550被形成于絕緣層2521的上方。另外，以與EL元件2550所包括的下部電極的端部重疊的方式設置分隔壁2528。此外，可以在分隔壁2528上形成控制襯底2510與襯底2570的間隔的間隔物。

另外，掃描線驅(qū)動電路2504包括晶體管2503t及電容器2503c。注意，可以將驅(qū)動電路與像素電路經(jīng)同一工序形成在同一襯底上。

另外，在襯底2510上設置有能夠供應信號的布線2511。此外，在布線2511上設置有端子2519。另外，F(xiàn)PC2509(1)電連接到端子2519。此外，F(xiàn)PC2509(1)具有供應視頻信號、時鐘信號、起始信號、復位信號等的功能。另外，F(xiàn)PC2509(1)也可以安裝有印刷線路板(PWB)。

注意，將前面的實施方式所示的晶體管適用作晶體管2502t和晶體管2503t中的任一個或兩個，即可。在本實施方式中使用的晶體管包括被高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該晶體管可以降低關閉狀態(tài)下的電流(關態(tài)電流)。因此，可以延長圖像信號等電信號的保持時間，在開啟狀態(tài)下還可以延長寫入間隔。因此，可以降低刷新工作的頻度，從而可以發(fā)揮抑制功耗的效果。另外，在本實施方式所使用的晶體管中，能夠得到較高的場效應遷移率，因此能夠進行高速驅(qū)動。例如，通過將這種能夠進行高速驅(qū)動的晶體管用于顯示裝置2501，可以在同一襯底上形成像素電路的開關晶體管和用于驅(qū)動電路的驅(qū)動晶體管。即，因為作為驅(qū)動電路不需要另行使用由硅片等形成的半導體裝置，所以可以減少半導體裝置的部件數(shù)。另外，通過在像素電路中也使用能夠進行高速驅(qū)動的晶體管，能夠提供質(zhì)量高的圖像。

<4-3.關于觸摸傳感器的說明>

接著，參照圖31B說明觸摸傳感器2595的詳細內(nèi)容。圖31B是沿著圖30B所示的點劃線X3-X4切斷的截面圖。

觸摸傳感器2595包括：對襯底2590配置為交錯形狀的電極2591及電極2592；覆蓋電極2591及電極2592的絕緣層2593；以及使相鄰的電極2591電連接的布線2594。

電極2591及電極2592使用具有透光性的導電材料形成。作為具有透光性的導電材料，可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等導電氧化物。此外，還可以使用含有石墨烯的膜。含有石墨烯的膜例如可以通過使包含氧化石墨烯的膜還原而形成。作為還原方法，可以舉出進行加熱的方法等。

例如，通過濺射法將具有透光性的導電材料形成在襯底2590上，然后通過光刻法等各種圖案化技術(shù)去除無需的部分，由此可以形成電極2591及電極2592。

另外，作為用于絕緣層2593的材料，例如除了丙烯酸樹脂、環(huán)氧樹脂等樹脂、具有硅氧烷鍵的樹脂之外，還可以使用氧化硅、氧氮化硅、氧化鋁等無機絕緣材料。

另外，達到電極2591的開口部形成在絕緣層2593中，并且布線2594與相鄰的電極2591電連接。由于透光性導電材料可以提高觸摸屏的開口率，因此可以適用于布線2594。另外，因為其導電性高于電極2591及電極2592的材料可以減少電阻，所以可以適用于布線2594。

電極2592延在一個方向上，多個電極2592設置為條紋狀。此外，布線2594以與電極2592交叉的方式設置。

夾著一個電極2592設置有一對電極2591。另外，布線2594電連接一對電極2591。

另外，多個電極2591并不一定要設置在與一個電極2592正交的方向上，也可以設置為形成大于0°且小于90°的角。

此外，一個布線2598與電極2591或電極2592電連接。另外，將布線2598的一部分用作端子。作為布線2598，例如可以使用金屬材料諸如鋁、金、鉑、銀、鎳、鈦、鎢、鉻、鉬、鐵、鈷、銅或鈀等或者包含該金屬材料的合金材料。

另外，通過設置覆蓋絕緣層2593及布線2594的絕緣層，可以保護觸摸傳感器2595。

此外，連接層2599電連接布線2598與FPC2509(2)。

作為連接層2599，可以使用各向異性導電膜(ACF：Anisotropic Conductive Film)或各向異性導電膏(ACP：Anisotropic Conductive Paste)等。

<4-4.關于觸摸屏的說明>

接著，參照圖32A說明觸摸屏2000的詳細內(nèi)容。圖32A是沿著圖30A所示的點劃線X5-X6切斷的截面圖。

圖32A所示的觸摸屏2000是將圖31A所說明的顯示裝置2501與圖31B所說明的觸摸傳感器2595貼合在一起的結(jié)構(gòu)。

另外，圖32A所示的觸摸屏2000除了圖31A所說明的結(jié)構(gòu)之外還包括粘合層2597及抗反射層2569。

粘合層2597以與布線2594接觸的方式設置。注意，粘合層2597以使觸摸傳感器2595重疊于顯示裝置2501的方式將襯底2590貼合到襯底2570。此外，粘合層2597優(yōu)選具有透光性。另外，作為粘合層2597，可以使用熱固化樹脂或紫外線固化樹脂。例如，可以使用丙烯酸類樹脂、氨酯類樹脂、環(huán)氧類樹脂或硅氧烷類樹脂。

抗反射層2569設置在重疊于像素的位置上。作為抗反射層2569，例如可以使用圓偏振片。

接著，參照圖32B對與圖32A所示的結(jié)構(gòu)不同的結(jié)構(gòu)的觸摸屏進行說明。

圖32B是觸摸屏2001的截面圖。圖32B所示的觸摸屏2001與圖32A所示的觸摸屏2000的不同之處是相對于顯示裝置2501的觸摸傳感器2595的位置。在這里對不同的結(jié)構(gòu)進行詳細的說明，而對可以使用同樣的結(jié)構(gòu)的部分援用觸摸屏2000的說明。

著色層2567位于EL元件2550的下方。此外，圖32B所示的EL元件2550將光射出到設置有晶體管2502t的一側(cè)。由此，EL元件2550所發(fā)射的光的一部分透過著色層2567，而向圖32B中的箭頭所示的方向被射出到發(fā)光模塊2580的外部。

另外，觸摸傳感器2595被設置于顯示裝置2501的襯底2510一側(cè)。

粘合層2597位于襯底2510與襯底2590之間，并將顯示裝置2501和觸摸傳感器2595貼合在一起。

如圖32A或圖32B所示，從發(fā)光元件射出的光可以經(jīng)過襯底2510和襯底2570中的任一面或雙面射出。

<4-5.關于觸摸屏的驅(qū)動方法的說明>

接著，參照圖33A及圖33B對觸摸屏的驅(qū)動方法的一個例子進行說明。

圖33A是示出互電容式觸摸傳感器的結(jié)構(gòu)的方框圖。在圖33A中，示出脈沖電壓輸出電路2601、電流檢測電路2602。另外，在圖33A中，以X1至X6的6個布線表示被施加有脈沖電壓的電極2621，并以Y1至Y6的6個布線表示檢測電流的變化的電極2622。此外，圖33A示出由于使電極2621與電極2622重疊而形成的電容器2603。注意，電極2621與電極2622的功能可以互相調(diào)換。

脈沖電壓輸出電路2601是用來依次將脈沖電壓施加到X1至X6的布線的電路。通過對X1至X6的布線施加脈沖電壓，在形成電容器2603的電極2621與電極2622之間產(chǎn)生電場。通過利用該產(chǎn)生于電極之間的電場由于被遮蔽等而使電容器2603的互電容產(chǎn)生變化，可以檢測出被檢測體的接近或接觸。

電流檢測電路2602是用來檢測電容器2603的互電容變化所引起的Y1至Y6的布線的電流變化的電路。在Y1至Y6的布線中，如果沒有被檢測體的接近或接觸，所檢測的電流值則沒有變化，另一方面，在由于所檢測的被檢測體的接近或接觸而互電容減少的情況下，檢測到電流值減少的變化。另外，通過積分電路等檢測電流即可。

接著，圖33B示出圖33A所示的互電容式觸摸傳感器中的輸入/輸出波形的時序圖。在圖33B中，在一個幀期間進行各行列中的被檢測體的檢測。另外，在圖33B中，示出沒有檢測出被檢測體(未觸摸)和檢測出被檢測體(觸摸)的兩種情況。此外，關于Y1至Y6的布線，示出對應于所檢測出的電流值的電壓值的波形。

依次對X1至X6的布線施加脈沖電壓，Y1至Y6的布線的波形根據(jù)該脈沖電壓而變化。當沒有被檢測體的接近或接觸時，Y1至Y6的波形根據(jù)X1至X6的布線的電壓變化而產(chǎn)生變化。另一方面，在有被檢測體接近或接觸的部位電流值減少，因而與其相應的電壓值的波形也產(chǎn)生變化。

如此，通過檢測互電容的變化，可以檢測出被檢測體的接近或接觸。

<4-6.關于傳感器電路的說明>

另外，作為觸摸傳感器，圖33A雖然示出在布線的交叉部只設置電容器2603的無源方式觸摸傳感器的結(jié)構(gòu)，但是也可以采用包括晶體管和電容器的有源方式觸摸傳感器。圖34示出有源方式觸摸傳感器所包括的傳感器電路的一個例子。

圖34所示的傳感器電路包括電容器2603、晶體管2611、晶體管2612及晶體管2613。

對晶體管2613的柵極施加信號G2，對源極和漏極中的一個施加電壓VRES，并且另一個與電容器2603的一個電極及晶體管2611的柵極電連接。晶體管2611的源極和漏極中的一個與晶體管2612的源極和漏極中的一個電連接，對另一個施加電壓VSS。對晶體管2612的柵極施加信號G1，源極和漏極中的另一個與布線ML電連接。對電容器2603的另一個電極施加電壓VSS。

接下來，對圖34所示的傳感器電路的工作進行說明。首先，通過作為信號G2施加使晶體管2613成為開啟狀態(tài)的電位，與晶體管2611的柵極連接的節(jié)點n被供應對應于電壓VRES的電位。接著，通過作為信號G2供應使晶體管2613成為關閉狀態(tài)的電位，節(jié)點n的電位被保持。

接著，由于手指等被檢測體的接近或接觸，電容器2603的互電容產(chǎn)生變化，而節(jié)點n的電位隨其從VRES變化。

在讀出工作中，作為信號G1供應使晶體管2612成為開啟狀態(tài)的電位。流過晶體管2611的電流，即流過布線ML的電流根據(jù)節(jié)點n的電位而產(chǎn)生變化。通過檢測該電流，可以檢測出被檢測體的接近或接觸。

可以將前面的實施方式所示的晶體管適用作晶體管2611、晶體管2612及晶體管2613。尤其是通過將前面的實施方式所示的晶體管用作晶體管2613，能夠長期間保持節(jié)點n的電位，由此可以減少對節(jié)點n再次供應VRES的工作(刷新工作)的頻度。

本實施方式所示的結(jié)構(gòu)可以與其他實施方式、實施例或參考例所示的結(jié)構(gòu)適當?shù)亟M合而實施。

實施方式5

在本實施方式中，對可適用于上述實施方式中的半導體裝置的輸出輸入裝置(觸摸屏)、輸入裝置(觸摸傳感器)以及輸出裝置(顯示面板)的結(jié)構(gòu)實例進行說明。

<5-1.觸摸屏的結(jié)構(gòu)實例>

圖35A是觸摸屏600的透視示意圖。圖35B是將圖35A展開時的透視示意圖。注意，為了明確起見，圖35A及圖35B只示出典型構(gòu)成要素。此外，在圖35B中，用虛線只示出一部分的構(gòu)成要素(襯底602等)的輪廓。

觸摸屏600包括襯底601及襯底602，其中重疊地設置有襯底601及襯底602。

在圖35A及圖35B中示出輸入裝置610包括襯底602、多個電極631、多個電極632、布線652、布線653、FPC(Flexible Printed Circuit：柔性印刷電路)650及IC651的情況。

作為輸入裝置610例如可以應用靜電電容式觸摸傳感器。作為靜電電容式，可以舉出表面型靜電電容式、投影型靜電電容式等。作為投影型靜電電容式，主要根據(jù)驅(qū)動方法的不同，有自電容式、互電容式等。優(yōu)選使用互電容式，因為可以同時進行多點檢出。下面，說明應用投影型靜電電容式觸摸傳感器的情況。

此外，不局限于此，也可以將能夠檢出手指或觸屏筆等被檢測體的接近或接觸的各種傳感器應用于輸入裝置610。

在襯底601上設置有顯示部662、驅(qū)動電路663、布線664等。在襯底601上設置有電連接于布線664的FPC660。此外，圖35A及圖35B示出在FPC660上設置有IC661的例子。

顯示部662至少包括多個像素。像素至少包括一個顯示元件。此外，像素優(yōu)選具備晶體管及顯示元件。作為顯示元件，典型地可以使用有機EL元件等發(fā)光元件等。

作為驅(qū)動電路663，例如可以使用具有柵極線驅(qū)動電路、信號線驅(qū)動電路等的功能的電路。

布線664具有對顯示部662及驅(qū)動電路663供應信號及電力的功能。該信號及電力通過FPC660從外部或IC661輸入到布線664。

圖35A及圖35B示出利用COF(薄膜覆晶封裝：Chip On Film)方式在FPC660上安裝有IC661的例子。作為IC661，例如可以應用具有柵極線驅(qū)動電路或信號線驅(qū)動電路等的功能的IC。另外，在觸摸屏600具備用作柵極線驅(qū)動電路及信號線驅(qū)動電路的電路時，或者在外部設置用作柵極線驅(qū)動電路或信號線驅(qū)動電路的電路且通過FPC660輸入用來驅(qū)動觸摸屏600的信號等時，也可以不設置IC661。此外，也可以利用COG(玻璃覆晶封裝：Chip On Glass)方式等在襯底601上直接安裝有IC661。

<5-2.輸入裝置的結(jié)構(gòu)實例>

以下，參照附圖對輸入裝置(觸摸屏)的結(jié)構(gòu)實例進行說明。

圖36A示出輸入裝置610的俯視示意圖。輸入裝置610在襯底602上包括多個電極631、多個電極632、多個布線652以及多個布線653。此外，在襯底602上設置有電連接于多個布線652及多個布線653中的每一個的FPC650。此外，圖36A示出在FPC650上設置有IC651的例子。

圖36B示出圖36A中的以點劃線圍繞的區(qū)域的放大圖。電極631具有多個菱形的電極圖案在橫向方向上排列的形狀。排成一列的菱形的電極圖案彼此電連接。電極632也同樣具有多個菱形的電極圖案在縱向方向上排列的形狀，且排成一列的菱形的電極圖案彼此電連接。電極631與電極632部分地重疊，相互交叉。該交叉部分夾有絕緣體以免電極631與電極632電短路。

如圖36C所示，電極632也可以由具有菱形的多個電極633及橋接式電極634構(gòu)成。島狀電極633在縱向方向上排列地配置，通過橋接式電極634相鄰的兩個電極633電連接。通過采用上述結(jié)構(gòu)，可以對同一導電膜進行加工來同時形成電極633及電極631。由此，可以抑制這些的膜厚度的偏差，而可以抑制各個電極的電阻值及光透過率因所在位置的不同有偏差。這里，電極632具有橋接式電極634，電極631也可以具有橋接式電極634。

如圖36D所示，也可以具有將圖36B所示的電極631及電極632的菱形的電極圖案的內(nèi)側(cè)挖出，只殘留輪廓部的形狀。此時，在電極631及電極632的寬度窄到使用者看不到時，如后面所述電極631及電極632也可以使用金屬或合金等遮光材料形成。此外，圖36D所示的電極631或電極632也可以具有上述橋接式電極634。

一個電極631與一個布線652電連接。此外，一個電極632與一個布線653電連接。這里，電極631和電極632中的一個相當于上述行布線，另一個相當于上述列布線。

IC651是具有驅(qū)動觸摸傳感器的功能。因此，從IC651輸出的信號通過布線652或布線653供應給電極631或電極632。此外，流過電極631或電極632的電流(或電位)通過布線652或布線653輸入到IC651。

這里，當以輸入裝置610與顯示面板的顯示面重疊的方式構(gòu)成觸摸屏時，優(yōu)選作為電極631及電極632使用透光性導電材料。此外，當作為電極631及電極632使用透光性導電材料且穿過電極631或電極632提取來自顯示面板的光時，優(yōu)選在相鄰的電極631與電極632之間配置包含同一導電材料的導電膜作為假圖案。像這樣，通過使用假圖案填滿電極631與電極632之間的間隙的一部分，可以減少光透過率的偏差。其結(jié)果是，可以減少透過輸入裝置610的光的亮度偏差。

作為透光性導電材料，可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等導電氧化物。另外，也可以使用包含石墨烯的膜。包含石墨烯的膜例如可以通過使形成為膜狀的包含氧化石墨烯的膜還原而形成。作為還原方法，可以采用加熱等方法。

另外，可以使用減薄到可透光的厚度的金屬或合金。例如，可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含該金屬材料的合金材料。或者，還可以使用該金屬材料或合金材料的氮化物(例如，氮化鈦)等。此外，也可以使用層疊包含上述材料的導電膜中的兩個以上的疊層膜。

此外，作為電極631及電極632也可以使用加工成細到使用者看不到程度的導電膜。例如，通過將這種導電膜加工成格子狀(網(wǎng)孔狀)，可以兼得高導電性及顯示裝置的高可見度。此時，優(yōu)選導電膜具有寬度為30nm以上且100μm以下，優(yōu)選為50nm以上且50μm以下，更優(yōu)選為50nm以上且20μm以下的部分。尤其是，具有10μm以下的圖案寬度的導電膜很難被使用者看見，所以是優(yōu)選的。

在圖37A至圖37D中作為一個例子示出放大將格子狀(網(wǎng)孔狀)的導電膜或納米線用于電極631或電極632的情況的示意圖。

圖37A示出使用格子狀的導電膜635時的例子。此時，通過以顯示裝置所包括的顯示元件不與導電膜635重疊的方式配置導電膜635，不會遮斷來自該顯示元件的光，所以是優(yōu)選的。在此情況下，優(yōu)選的是，格子的方向與顯示元件的排列的方向一致，且格子的周期為顯示元件的排列的周期的整數(shù)倍。

圖37B示出以形成三角形的開口部的方式加工的格子狀的導電膜636的例子。通過采用上述結(jié)構(gòu)，與圖37A相比，可以進一步降低電阻。

如圖37C所示，也可以采用具有沒有周期性的圖案形狀的導電膜637。通過采用上述結(jié)構(gòu)，可以抑制在與顯示裝置的顯示部重疊時產(chǎn)生的莫列波紋(moiré)。

作為電極631及電極632也可以使用導電納米線。圖37D示出使用納米線638時的例子。通過以適當?shù)拿芏确稚⒓{米線638以使相鄰的納米線638彼此接觸，形成二維網(wǎng)狀，可以用作透光性極高的導電膜。例如，可以使用直徑平均值為1nm以上且100nm以下，優(yōu)選為5nm以上且50nm以下，更優(yōu)選為5nm以上且25nm以下的納米線。作為納米線638可以使用Ag納米線、Cu納米線、Al納米線等金屬納米線或碳納米管等。

以上是輸入裝置的說明。

<5-3.截面結(jié)構(gòu)實例>

接著，參照附圖對觸摸屏600的截面結(jié)構(gòu)實例進行說明。圖38是觸摸屏600的截面示意圖。圖38示出圖35A中的包括FPC660的區(qū)域、包括驅(qū)動電路663的區(qū)域、包括顯示部662的區(qū)域以及包括FPC650的區(qū)域的截面。

使用粘合層603將襯底601與襯底602貼合。

在襯底601與襯底602之間設置有晶體管611、驅(qū)動晶體管612、選擇晶體管613、顯示元件614、電容器615、連接部616、布線617等。

在襯底601上設置有絕緣層621、絕緣層622、絕緣層623、絕緣層624、絕緣層625、間隔物626等。絕緣層621的一部分用作各晶體管的柵極絕緣層，另一個部分用作電容器615的電介質(zhì)。絕緣層622、絕緣層623及絕緣層624以覆蓋各晶體管及電容器615等的方式設置。絕緣層624用作平坦化層。此外，這里示出覆蓋晶體管等的絕緣層包括絕緣層622、絕緣層623及絕緣層624的三層的情況，但是絕緣層不局限于此，也可以為四層以上、單層或兩層。如果不需要，則可以不設置用作平坦化層的絕緣層624。

在絕緣層624上設置有顯示元件614。這里，示出作為顯示元件614應用頂面發(fā)射型(頂部發(fā)射型)有機EL元件時的例子。通過以與顯示元件614的發(fā)光區(qū)域重疊的方式配置驅(qū)動晶體管612、選擇晶體管613、電容器615及布線等，可以提高顯示部662的開口率。

顯示元件614在第一電極641與第二電極643之間包括EL層642。此外，在第一電極641與EL層642之間設置有光學調(diào)整層644。絕緣層625以覆蓋第一電極641及光學調(diào)整層644的端部的方式設置。

在圖38中作為顯示部662的例子示出一個像素的截面。這里，示出像素包括驅(qū)動晶體管612、選擇晶體管613及電容器615的情況。驅(qū)動晶體管612的源極和漏極中的一個及電容器615的一個電極通過設置在絕緣層622、絕緣層623及絕緣層624中的開口部與第一電極641電連接。

在圖38中示出作為驅(qū)動電路663的例子設置有晶體管611的結(jié)構(gòu)。

在圖38中，示出作為晶體管611及晶體管612使用由兩個柵電極夾著形成有溝道的半導體層的結(jié)構(gòu)的例子。

此外，設置在驅(qū)動電路663及顯示部662中的晶體管可以都具有相同的結(jié)構(gòu)或組合不同的結(jié)構(gòu)的晶體管。

間隔物626設置在絕緣層625上，并具有調(diào)整襯底601與襯底602的距離的功能。或者，也可以使用粒狀間隔物代替間隔物626。

在離襯底601的端部近的區(qū)域設置有連接部616。連接部616通過連接層656與FPC660電連接。

在襯底602的襯底601一側(cè)的面上設置有構(gòu)成觸摸傳感器的電極等。具體而言，在襯底602上設置有電極632、電極633、布線652(未圖示)、布線653等、覆蓋它們的絕緣層674，并且，在絕緣層674上設置有橋接式電極634等。覆蓋上述構(gòu)成觸摸傳感器的電極等地設置有絕緣層673。再者，在絕緣層673上設置有著色層671、遮光層672等。遮光層672具有開口部，該開口部以與顯示元件614的顯示區(qū)域重疊的方式配置。

這里示出電極631包括電極633及橋接式電極634時的例子。如圖38中的交叉部665所示，電極632與電極633形成在同一平面上。此外，在覆蓋電極632及電極633的絕緣層674上設置有橋接式電極634。橋接式電極634通過設置在絕緣層674中的開口部與以夾持電極632的方式設置的兩個電極633電連接。

另外，這里示出電極633為格子狀(網(wǎng)孔狀)的情況的例子。此時，當電極633所包括的開口部以與顯示元件614的顯示區(qū)域重疊的方式設置時，電極633沒有遮斷來自顯示元件614的光，所以是優(yōu)選的。另外，電極632及橋接式電極634優(yōu)選與電極633相同地方式具有網(wǎng)孔狀形狀。

在離襯底602的端部近的區(qū)域設置有連接部654。連接部654通過連接層655與FPC650電連接。

圖39所示的觸摸屏具有襯底681、粘合層682及絕緣層683的疊層結(jié)構(gòu)而代替襯底601。此外，具有襯底691、粘合層692及絕緣層694的疊層結(jié)構(gòu)而代替襯底602。

通過對襯底681及襯底691使用具有柔性的材料，可以實現(xiàn)能夠彎曲的觸摸屏。

<5-4.制造方法實例>

在此，對具有柔性的觸摸屏的制造方法進行說明。

在此，為了方便起見，將包括像素或電路的結(jié)構(gòu)、包括濾色片等光學構(gòu)件的結(jié)構(gòu)、包括構(gòu)成觸摸傳感器的電極或布線的結(jié)構(gòu)等稱為元件層。元件層例如包括顯示元件，除了顯示元件以外還可以具備與顯示元件電連接的布線、用于像素或電路的晶體管等元件。

在此，將具備形成有元件層的絕緣表面的支撐體(例如，圖39中的襯底681或者襯底691)稱為襯底。

作為在具備絕緣表面的柔性襯底上形成元件層的方法，可以舉出：在襯底上直接形成元件層的方法；以及在與襯底不同的支撐基材上形成元件層后，將元件層從支撐基材剝離并將元件層轉(zhuǎn)置于襯底的方法。

當構(gòu)成襯底的材料對元件層的形成工序中的加熱具有耐熱性時，若在襯底上直接形成元件層，則可使工序簡化，所以是優(yōu)選的。此時，若在將襯底固定于支撐基材的狀態(tài)下形成元件層，則可使裝置內(nèi)及裝置之間的搬運變得容易，所以是優(yōu)選的。

另外，當采用在將元件層形成在支撐基材上后將其轉(zhuǎn)置于襯底的方法時，首先在支撐基材上層疊剝離層和絕緣層，在該絕緣層上形成元件層。接著，將元件層從支撐基材剝離并轉(zhuǎn)置于襯底。此時，只要選擇在支撐基材與剝離層的界面、剝離層與絕緣層的界面或剝離層中產(chǎn)生剝離的材料即可。

例如，優(yōu)選的是，作為剝離層使用包含鎢等高熔點金屬材料的層與包含該金屬材料的氧化物的層的疊層，作為剝離層上的絕緣層使用層疊多個氮化硅層、氧氮化硅層的層。當使用高熔點金屬材料時，可以提高元件層的形成工序的自由度，所以是優(yōu)選的。

可以通過施加機械力量、對剝離層進行蝕刻或者使液體滴落到剝離界面的一部分并使其滲透整個剝離界面等來進行剝離?；蛘?，也可以利用熱膨脹系數(shù)的差異對剝離界面進行加熱來進行剝離。

另外，當能夠在支撐基材與絕緣層的界面進行剝離時，可以不設置剝離層。例如，也可以作為支撐基材使用玻璃，作為絕緣層使用聚酰亞胺等有機樹脂。在此情況下，通過使用激光等對有機樹脂的一部分局部性地進行加熱來形成剝離的起點，可以在玻璃與絕緣層的界面進行剝離?；蛘撸部梢栽谥位呐c由有機樹脂構(gòu)成的絕緣層之間設置金屬層，通過使電流流過該金屬層對該金屬層進行加熱，由此在該金屬層與絕緣層的界面進行剝離?；蛘?，也可以在支撐基材與由有機樹脂構(gòu)成的絕緣層之間設置使用吸收光的材料(金屬、半導體、絕緣體等)的層，通過對該層照射激光等的光而進行局部性的加熱，由此形成剝離的起點。在這里所示出的方法中，可以將由有機樹脂構(gòu)成的絕緣層用作襯底。

作為具有柔性的襯底，例如可以舉出如下材料：聚酯樹脂諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈樹脂、聚酰亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯樹脂、聚醚砜(PES)樹脂、聚酰胺樹脂、環(huán)烯烴樹脂、聚苯乙烯樹脂、聚酰胺酰亞胺樹脂或聚氯乙烯樹脂等。尤其優(yōu)選使用熱膨脹系數(shù)低的材料，例如，可以使用熱膨脹系數(shù)為30×10^-6/K以下的聚酰胺酰亞胺樹脂、聚酰亞胺樹脂、PET等。另外，也可以使用將樹脂浸滲于纖維體中的襯底(也稱為預浸料)或?qū)o機填料混合到有機樹脂中來降低熱膨脹系數(shù)的襯底。

當上述材料中含有纖維體時，作為纖維體使用有機化合物或無機化合物的高強度纖維。具體而言，高強度纖維是指拉伸彈性模量或楊氏模量高的纖維。其典型例子為聚乙烯醇類纖維、聚酯類纖維、聚酰胺類纖維、聚乙烯類纖維、芳族聚酰胺類纖維、聚對苯撐苯并雙噁唑纖維、玻璃纖維或碳纖維。作為玻璃纖維可以舉出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。將上述纖維體以織布或無紡布的狀態(tài)使用，并且，也可以使用在該纖維體中浸滲樹脂并使該樹脂固化而成的結(jié)構(gòu)體作為柔性襯底。通過作為具有柔性的襯底使用由纖維體和樹脂構(gòu)成的結(jié)構(gòu)體，可以提高耐彎曲或局部擠壓所引起的破損的可靠性，所以是優(yōu)選的。

或者，可以將薄得足以具有柔性的玻璃、金屬等用于襯底?；蛘?，可以使用貼合玻璃與樹脂材料的復合材料。

例如，在圖39的結(jié)構(gòu)中，在第一支撐基材上依次形成第一剝離層、絕緣層683后，形成這些層的上方的結(jié)構(gòu)物。除此之外，在第二支撐基材上依次形成第二剝離層、絕緣層694后，形成這些層的上方的結(jié)構(gòu)物。接著，將第一支撐基材與第二支撐基材由粘合層603貼合。然后，在第二剝離層與絕緣層694的界面進行剝離而去除第二支撐基材及第二剝離層，并將絕緣層694與襯底691使用粘合層692貼合。另外，在第一剝離層與絕緣層683的界面進行剝離而去除第一支撐基材及第一剝離層，并將絕緣層683與襯底681使用粘合層682貼合。注意，剝離及貼合從哪一側(cè)開始都可以。

以上是柔性觸摸屏的制造方法的說明。

本實施方式所示的結(jié)構(gòu)可以與其他實施方式、實施例或參考例所示的結(jié)構(gòu)適當?shù)亟M合而使用。

實施方式6

在本實施方式中，使用圖40A至圖43B對可適用上面實施方式所說明的晶體管的電路結(jié)構(gòu)的一個例子進行說明。

注意，在本實施方式中，下面將上面實施方式所說明的包括氧化物半導體的晶體管稱為OS晶體管而進行說明。

<6.反相器的電路結(jié)構(gòu)實例>

圖40A示出可適用于驅(qū)動電路所包括的移位寄存器及緩沖器等的反相器的電路圖。反相器800將使供應到輸入端子IN的信號的邏輯反轉(zhuǎn)而成的信號輸出到輸出端子OUT。反相器800包括多個OS晶體管。信號S_BG是能夠切換OS晶體管的電特性的信號。

圖40B是反相器800的一個例子的電路圖。反相器800包括OS晶體管810及OS晶體管820。反相器800可以采用n溝道型晶體管，由此具有所謂的單極性的電路結(jié)構(gòu)。通過采用單極性的電路結(jié)構(gòu)可以形成反相器800，因此與使用CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)形成反相器(CMOS反相器)的情況相比，可以以更低成本形成反相器。

另外，包括OS晶體管的反相器800也可以配置在包括Si晶體管的CMOS反相器上。通過將反相器800與CMOS反相器重疊，可以抑制追加反相器800時被要求的電路面積的增加。

OS晶體管810、820包括用作前柵極的第一柵極、用作背柵極的第二柵極、用作源極和漏極中的一個的第一端子以及用作源極和漏極中的另一個的第二端子。

OS晶體管810的第一柵極與OS晶體管810的第二端子連接。OS晶體管810的第二柵極與傳送信號S_BG的布線連接。OS晶體管810的第一端子與供應電壓VDD的布線連接。OS晶體管810的第二端子與輸出端子OUT連接。

OS晶體管820的第一柵極與輸入端子IN連接。OS晶體管820的第二柵極與輸入端子IN連接。OS晶體管820的第一端子與輸出端子OUT連接。OS晶體管820的第二端子與供應電壓VSS的布線連接。

圖40C是說明反相器800的工作的時序圖。在圖40C的時序圖中，示出輸入端子IN的信號波形、輸出端子OUT的信號波形、信號S_BG的信號波形以及OS晶體管810(FET810)的閾值電壓的變化。

通過將信號S_BG供應至OS晶體管810的第二柵極，可以控制OS晶體管810的閾值電壓。

例如，信號S_BG具有使OS晶體管810的閾值電壓向負方向漂移的電壓V_{BG_A}以及使OS晶體管810的閾值電壓向正方向漂移的電壓V_{BG_B}。通過使信號S_BG成為電壓V_{BG_A}，OS晶體管810的閾值電壓為V_{TH_A}。另外，通過使信號S_BG成為電壓V_{BG_B}，OS晶體管810的閾值電壓為V_{TH_B}。

為了說明上述概念，圖41A示出OS晶體管810的電特性的Vg-Id曲線的示意圖。

如圖41A所示，通過將信號S_BG設定為電壓V_{BG_A}且將OS晶體管810的閾值電壓設定為V_{TH_A}，可以得到以虛線840表示的曲線。另外，通過將信號S_BG設定為電壓V_{BG_B}且將OS晶體管810的閾值電壓設定為V_{TH_B}，可以得到以實線841表示的曲線。換句話說，通過將信號S_BG所具有的電壓設定為V_{BG_B}且將OS晶體管810的閾值電壓設定為V_{TH_B}，可以成為電流不容易流過OS晶體管810的狀態(tài)。另外，通過將信號S_BG所具有的電壓設定為V_{BG_A}且將OS晶體管810的閾值電壓設定為V_{TH_A}，可以成為電流容易流過OS晶體管810的狀態(tài)。

圖41B及圖41C示出表示上述概念的電路圖。圖41B示出將信號S_BG所具有的電壓設定為V_{BG_B}的情況，圖41C示出將信號S_BG所具有的電壓設定為V_{BG_A}的情況。

如圖41B所示，由于能夠使流過OS晶體管810的電流I_B極小，所以當供應到輸入端子IN的信號為高電平且OS晶體管820成為導通狀態(tài)(ON)時，可以急劇降低輸出端子OUT的電壓。由此，圖40C所示的時序圖中的輸出端子OUT的信號波形831能夠急劇變化。另外，由于可以減少流過供應電壓VDD的布線與供應電壓VSS的布線之間貫通電流，因此可以以低耗電進行反相器800的工作。

如圖41C所示，由于流過OS晶體管810的電流I_A比電流I_B大，所以當供應到輸入端子IN的信號為低電平且OS晶體管820成為關閉狀態(tài)(OFF)時，可以急劇上升輸出端子OUT的電壓。由此，圖40C所示的時序圖中的輸出端子OUT的信號波形832能夠急劇變化。

另外，通過信號S_BG對OS晶體管810的閾值電壓進行的控制優(yōu)選在切換OS晶體管820的狀態(tài)之前，即時刻T1或T2之前進行。例如，如圖40C所示，在供應到輸入端子IN的信號切換為高電平的時刻T1之前優(yōu)選將OS晶體管810的閾值電壓從閾值電壓V_{TH_A}切換至閾值電壓V_{TH_B}。另外，如圖40C所示，優(yōu)選在供應到輸入端子IN的信號切換為低電平的時刻T2之前，將OS晶體管810的閾值電壓從閾值電壓V_{TH_B}切換至閾值電壓V_{TH_A}。

在圖40C的時序圖中，示出根據(jù)供應到輸入端子IN的信號切換信號S_BG的結(jié)構(gòu)，但是也可以采用其他結(jié)構(gòu)。例如，可以將用來控制閾值電壓的電壓儲存于浮動狀態(tài)的OS晶體管810的第二柵極。圖42A示出可以實現(xiàn)上述結(jié)構(gòu)的電路結(jié)構(gòu)的一個例子。

除了圖40B所示的電路結(jié)構(gòu)以外，圖42A還包括OS晶體管850。OS晶體管850的第一端子與OS晶體管810的第二柵極連接。另外，OS晶體管850的第二端子與供應電壓V_{BG_B}(或者電壓V_{BG_A})的布線連接。OS晶體管850的第一柵極與供應信號S_F的布線連接。OS晶體管850的第二柵極與供應電壓V_{BG_B}(或者電壓V_{BG_A})的布線連接。

使用圖42B的時序圖對圖42A所示的電路結(jié)構(gòu)的工作進行說明。

用來控制OS晶體管810的閾值電壓的電壓在供應到輸入端子IN的信號切換為高電平的時刻T3之前被供應到OS晶體管810的第二柵極。使信號S_F成為高電平且使OS晶體管850成為導通狀態(tài)，來對節(jié)點N_BG供應用來控制閾值電壓的電壓V_{BG_B}。

在節(jié)點N_BG成為電壓V_{BG_B}之后，使OS晶體管850成為關閉狀態(tài)。OS晶體管850具有極小的關態(tài)電流，因此通過保持為關閉狀態(tài)，可以保持暫時保持在節(jié)點N_BG的電壓V_{BG_B}。由此，對OS晶體管850的第二柵極供應電壓V_{BG_B}的工作次數(shù)減少，因此可以減少電壓V_{BG_B}的改寫所需要的耗電量。

圖40B及圖42A的電路結(jié)構(gòu)示出通過外部控制對OS晶體管810的第二柵極供應電壓的結(jié)構(gòu)，但是也可以采用其他結(jié)構(gòu)。例如，用來控制閾值電壓的電壓也可以基于供應到輸入端子IN的信號而生成來供應到OS晶體管810的第二柵極。圖43A示出可以實現(xiàn)上述結(jié)構(gòu)的電路結(jié)構(gòu)的一個例子。

在圖43A中，除了圖40B所示的電路結(jié)構(gòu)以外，還在輸入端子IN與OS晶體管810的第二柵極之間包括CMOS反相器860。CMOS反相器860的輸入端子與輸入端子IN連接。CMOS反相器860的輸出端子與OS晶體管810的第二柵極連接。

使用圖43B的時序圖對圖43A所示的電路結(jié)構(gòu)的工作進行說明。在圖43B的時序圖中，示出輸入端子IN的信號波形、輸出端子OUT的信號波形、CMOS反相器860的輸出波形IN_B以及OS晶體管810(FET810)的閾值電壓的變化。

使供應到輸入端子IN的信號的邏輯反轉(zhuǎn)而成的信號的輸出波形IN_B可以被用作控制OS晶體管810的閾值電壓的信號。由此，如圖41A至圖41C所示那樣，可以控制OS晶體管810的閾值電壓。例如，在圖43B所示的時刻T4，供應到輸入端子IN的信號為高電平而使OS晶體管820成為導通狀態(tài)。此時，輸出波形IN_B成為低電平。由此，可以使OS晶體管810成為電流不容易流過的狀態(tài)，因此可以急劇降低輸出端子OUT的電壓。

另外，在圖43B所示的時刻T5，供應到輸入端子IN的信號為低電平而使OS晶體管820成為關閉狀態(tài)。此時，輸出波形IN_B成為高電平。由此，可以使OS晶體管810成為電流容易流過的狀態(tài)，因此可以急劇上升輸出端子OUT的電壓。

如上面說明那樣，在本實施方式的結(jié)構(gòu)中，根據(jù)供應到輸入端子IN的信號的邏輯，切換包括OS晶體管的反相器的背柵極的電壓。通過采用上述結(jié)構(gòu)，可以控制OS晶體管的閾值電壓。通過與供應到輸入端子IN的信號對應地控制OS晶體管的閾值電壓，可以使輸出端子OUT的電壓急劇變化。另外，可以減小供應電源電壓的布線之間的貫通電流。由此，可以實現(xiàn)低功耗化。

本實施方式所示的結(jié)構(gòu)可以與其他實施方式、實施例或參考例所示的結(jié)構(gòu)適當?shù)亟M合而使用。

實施方式7

在本實施方式中，參照圖44及圖45A至圖45G對包括本發(fā)明的一個方式的半導體裝置的顯示模塊、電子設備及顯示裝置進行說明。

<7-1.關于顯示模塊的說明>

圖44所示的顯示模塊8000在上蓋8001與下蓋8002之間包括連接于FPC8003的觸摸屏8004、連接于FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。

例如可以將本發(fā)明的一個方式的半導體裝置用于顯示面板8006。

上蓋8001及下蓋8002可以根據(jù)觸摸屏8004及顯示面板8006的尺寸可以適當?shù)馗淖冃螤罨虺叽纭?/p>

觸摸屏8004能夠是電阻膜式觸摸屏或靜電電容式觸摸屏，并且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的對置襯底(密封襯底)具有觸摸屏的功能。另外，也可以在顯示面板8006的各像素內(nèi)設置光傳感器，而形成光學觸摸屏。

背光8007具有光源8008。注意，雖然在圖44中例示出在背光8007上配置光源8008的結(jié)構(gòu)，但是不局限于此。例如，可以在背光8007的端部設置光源8008，并使用光擴散板。當使用有機EL元件等自發(fā)光型發(fā)光元件時，或者當使用反射式面板等時，可以采用不設置背光8007的結(jié)構(gòu)。

框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產(chǎn)生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有作為散熱板的功能。

印刷電路板8010具有電源電路以及用來輸出視頻信號及時鐘信號的信號處理電路。作為對電源電路供應電力的電源，既可以采用外部的商業(yè)電源，又可以采用另行設置的電池8011的電源。當使用商業(yè)電源時，可以省略電池8011。

此外，在顯示模塊8000中還可以設置偏振片、相位差板、棱鏡片等構(gòu)件。

<7-2.關于電子設備的說明>

圖45A至圖45G是示出電子設備的圖。這些電子設備可以包括框體9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、傳感器9007(該傳感器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉(zhuǎn)速、距離、光、液、磁、溫度、化學物質(zhì)、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。

圖45A至圖45G所示的電子設備可以具有各種功能。例如，可以具有如下功能：將各種信息(靜態(tài)圖像、動態(tài)圖像、文字圖像等)顯示在顯示部上的功能；觸控面板的功能；顯示日歷、日期或時間等的功能；通過利用各種軟件(程序)控制處理的功能；進行無線通信的功能；通過利用無線通信功能來連接到各種計算機網(wǎng)絡的功能；通過利用無線通信功能，進行各種數(shù)據(jù)的發(fā)送或接收的功能；讀出儲存在存儲介質(zhì)中的程序或數(shù)據(jù)來將其顯示在顯示部上的功能；等。注意，圖45A至圖45G所示的電子設備可具有的功能不局限于上述功能，而可以具有各種功能。另外，雖然在圖45A至圖45G未圖示，但是電子設備可以包括多個顯示部。此外，也可以在該電子設備中設置照相機等而使其具有如下功能：拍攝靜態(tài)圖像的功能；拍攝動態(tài)圖像的功能；將所拍攝的圖像儲存在存儲介質(zhì)(外部存儲介質(zhì)或內(nèi)置于照相機的存儲介質(zhì))中的功能；將所拍攝的圖像顯示在顯示部上的功能；等。

下面，詳細地說明圖45A至圖45G所示的電子設備。

圖45A是示出便攜式信息終端9100的透視圖。便攜式信息終端9100所包括的顯示部9001具有柔性。因此，可以沿著所彎曲的框體9000的彎曲面組裝顯示部9001。另外，顯示部9001具備觸摸傳感器，而可以用手指或觸屏筆等觸摸屏幕來進行操作。例如，通過觸摸顯示于顯示部9001上的圖標，可以啟動應用程序。

圖45B是示出便攜式信息終端9101的透視圖。便攜式信息終端9101例如具有電話機、電子筆記本和信息閱讀裝置等中的一種或多種的功能。具體而言，可以將其用作智能手機。注意，圖45A所示的揚聲器9003、連接端子9006、傳感器9007等在便攜式信息終端9101中未圖示，但可以設置在與圖45A所示的便攜式信息終端9100同樣的位置上。另外，便攜式信息終端9101可以將文字或圖像信息顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖標或只稱為圖標)顯示在顯示部9001的一個面上。另外，可以將由虛線矩形表示的信息9051顯示在顯示部9001的另一個面上。此外，作為信息9051的例子，可以舉出提示收到來自電子郵件、SNS(Social Networking Services：社交網(wǎng)絡服務)或電話等的信息的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發(fā)送者姓名；日期；時間；電量；以及天線接收強度等?；蛘撸梢栽陲@示有信息9051的位置上顯示操作按鈕9050等代替信息9051。

圖45C是示出便攜式信息終端9102的透視圖。便攜式信息終端9102具有將信息顯示在顯示部9001的三個以上的面上的功能。在此，示出信息9052、信息9053、信息9054分別顯示于不同的面上的例子。例如，便攜式信息終端9102的使用者能夠在將便攜式信息終端9102放在上衣口袋里的狀態(tài)下確認其顯示(這里是信息9053)。具體而言，將打來電話的人的電話號碼或姓名等顯示在能夠從便攜式信息終端9102的上方觀看這些信息的位置。使用者可以確認到該顯示而無需從口袋里拿出便攜式信息終端9102，由此能夠判斷是否接電話。

圖45D是示出手表型便攜式信息終端9200的透視圖。便攜式信息終端9200可以執(zhí)行移動電話、電子郵件、文章的閱讀及編輯、音樂播放、網(wǎng)絡通信、電腦游戲等各種應用程序。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。另外，便攜式信息終端9200可以進行被通信標準化的近距離無線通信。例如，通過與可進行無線通信的耳麥相互通信，可以進行免提通話。此外，便攜式信息終端9200包括連接端子9006，可以通過連接器直接與其他信息終端進行數(shù)據(jù)的交換。另外，也可以通過連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不通過連接端子9006。

圖45E至圖45G是示出能夠折疊的便攜式信息終端9201的透視圖。另外，圖45E是展開狀態(tài)的便攜式信息終端9201的透視圖，圖45F是從展開狀態(tài)和折疊狀態(tài)中的一個狀態(tài)變?yōu)榱硪粋€狀態(tài)的中途的狀態(tài)的便攜式信息終端9201的透視圖，圖45G是折疊狀態(tài)的便攜式信息終端9201的透視圖。便攜式信息終端9201在折疊狀態(tài)下可攜帶性好，在展開狀態(tài)下因為具有無縫拼接的較大的顯示區(qū)域而其顯示的一覽性強。便攜式信息終端9201所包括的顯示部9001由鉸鏈9055所連接的三個框體9000來支撐。通過鉸鏈9055使兩個框體9000之間彎折，可以從便攜式信息終端9201的展開狀態(tài)可逆性地變?yōu)檎郫B狀態(tài)。例如，可以以1mm以上且150mm以下的曲率半徑使便攜式信息終端9201彎曲。

本實施方式所示的結(jié)構(gòu)可以與其他實施方式、實施例或參考例所示的結(jié)構(gòu)適當?shù)亟M合而使用。

實施例1

在本實施例中，制造兩種顯示裝置(顯示裝置A及顯示裝置B)，對該顯示裝置所包括的晶體管的特性、顯示裝置的顯示例子以及顯示裝置的耗電量進行評價。

首先，表1示出本實施例中所制造的顯示裝置A的規(guī)格，表2示出本實施例中所制造的顯示裝置B的規(guī)格。

在顯示裝置A及顯示裝置B中，在母體玻璃的600mm×720mm玻璃襯底上形成晶體管及顯示元件等。在顯示裝置A中，直接將晶體管及顯示元件等形成在玻璃襯底上。在顯示裝置B中，從玻璃襯底剝離晶體管及顯示元件等而轉(zhuǎn)置到薄膜上，來制造所謂的柔性顯示裝置。

另外，作為顯示裝置A及顯示裝置B所包括的顯示元件，使用能夠發(fā)射白色光的有極EL元件。另外，作為該有極EL元件，采用頂面發(fā)射型，即所謂的top-emission結(jié)構(gòu)，并且，將濾色片設置在EL元件的光射出的一側(cè)。

另外，作為顯示裝置A及顯示裝置B的背板一側(cè)的晶體管，采用與實施方式2所示的晶體管170相同的結(jié)構(gòu)。另外，晶體管的活性層使用CAAC-IGZO。此外，對顯示裝置A及顯示裝置B都設置實施方式1所說明的監(jiān)控電路20及校正電路30。

<1-1.顯示裝置所包括的晶體管的特性>

首先，使用圖46A和圖46B對顯示裝置A所包括的晶體管的特性進行說明。

圖46A示出晶體管的通態(tài)電流(Ion)的母體玻璃面內(nèi)的概率統(tǒng)計，圖46B示出晶體管的閾值電壓(Vth)的母體玻璃面內(nèi)的概率統(tǒng)計。另外，圖46A和圖46B所示的晶體管的Ion及Vth是測定母體玻璃面內(nèi)的40個晶體管而得到的結(jié)果，該晶體管的尺寸為L/W＝6μm/50μm。

另外，在圖46A和圖46B中，“new CAAC-IGZO”采用溝道區(qū)域的氧化物半導體為疊層的結(jié)構(gòu)，“conventional CAAC-IGZO”采用溝道區(qū)域的氧化物半導體為單層的結(jié)構(gòu)。另外，顯示裝置A所包括的晶體管為“new CAAC-IGZO”，對比用的顯示裝置使用“conventional CAAC-IGZO”。

另外，顯示裝置B所包括的晶體管為上述“new CAAC-IGZO”。

如圖46A和圖46B所示，可確認到：本實施例中制造的顯示裝置A及顯示裝置B所包括的晶體管具有高通態(tài)電流，其通態(tài)電流及閾值電壓的面內(nèi)偏差小。

<1-2.顯示裝置的顯示例子>

接著，使用圖47及圖48A和圖48B說明顯示裝置A及顯示裝置B的顯示例子。

圖47是顯示裝置A的顯示例子，圖48A和圖48B顯示裝置B的顯示例子。圖48A是展開柔性顯示裝置的狀態(tài)的顯示例子，圖48B是將柔性顯示裝置三折的狀態(tài)的顯示例子。

如圖47及圖48A和圖48B所示那樣，本實施例中制造的顯示裝置A及顯示裝置B在實際使用上沒有問題，可以獲得良好的顯示。

<1-3.顯示裝置的耗電量>

接著，使用圖49及圖50說明顯示裝置A的耗電量。

測定了安裝在顯示裝置A中的掃描驅(qū)動器(Scan Driver)的耗電量。

圖49示出安裝在顯示裝置A中的掃描驅(qū)動器的電路圖。

圖49所示的掃描驅(qū)動器580包括觸發(fā)器電路F.F.、晶體管M1以及晶體管M2。

晶體管M2的柵電極與觸發(fā)器電路F.F.電連接，晶體管M2的源極和漏極中的一個與被輸入時鐘信號的端子CLK1電連接，晶體管M2的源極和漏極中的另一個與晶體管M1電連接。晶體管M1的柵電極與觸發(fā)器電路F.F.電連接。晶體管M1及晶體管M2的源極和漏極中的另一個與掃描線scan line電連接。

接著，圖50示出圖49所示的掃描驅(qū)動器的耗電量的評價結(jié)果。

注意，圖50中示出的“new CAAC-IGZO”及“conventional CAAC-IGZO”與圖46A和圖46B中的標記相同。

如圖50所示，通過使用包括“new CAAC-IGZO”的晶體管，可以使掃描驅(qū)動器的耗電量降低到包括“conventional CAAC-IGZO”的晶體管的耗電量的35％左右。

本實施例所示的結(jié)構(gòu)可以與實施方式、其他實施例及參考實例所示的結(jié)構(gòu)適當?shù)亟M合而使用。

實施例2

在本實施例中，使用圖51所示的電路說明對實際上的面板進行溫度校正的結(jié)果。

圖51所示的電路包括監(jiān)控電路20A、校正電路90及像素電路14。

監(jiān)控電路20A及像素電路14具有與上面說明的電路相同的結(jié)構(gòu)，因此在此省略說明。

<2-1.校正電路>

圖51所示的校正電路90包括恒流電路80、轉(zhuǎn)換器電路61、PC91、FPGA92、Buffer93、數(shù)字信號傳輸器94、DVI接收器95、FPGA96、Buffer97以及IC98。

轉(zhuǎn)換器電路61可以采用與上述結(jié)構(gòu)相同的結(jié)構(gòu)。

PC91被用作接口。例如，PC91可以對輸出到監(jiān)控電路20A或像素電路14的陰極電位進行計算?；蛘?，PC91可以編程或者控制輸出到像素電路14的數(shù)字信號。

FPGA92是可編程邏輯裝置(PLD)，具有根據(jù)在PC91中編程了的內(nèi)容產(chǎn)生信號，對所希望的端子分配該信號的功能。另外，Buffer93具有將來自FPGA92的信號反轉(zhuǎn)而輸出的功能或者將來自FPGA92的信號不反轉(zhuǎn)而輸出的功能。

數(shù)字信號傳輸器94例如可以以壓縮或不壓縮的方式輸出8K×4K或4K×2K等高分辨率的視頻數(shù)據(jù)。DVI接收器95具有接收來自數(shù)字信號傳輸器94的數(shù)字信號的功能。FPGA96具有對所希望的輸出端子分配來自DVI接收器95的數(shù)字信號的功能。Buffer97具有將來自FPGA96的信號反轉(zhuǎn)而輸出的功能或者將來自FPGA96不反轉(zhuǎn)而輸出的功能。

IC98可以使用源極驅(qū)動器IC。例如，從Buffer97輸出的信號通過IC98輸出到像素電路14的數(shù)據(jù)線(DL_Y)。

作為圖51所示的電路的驅(qū)動方法，例如在將規(guī)定的電流流過恒流電路80之后，檢測流過監(jiān)控發(fā)光元件21的電流，調(diào)整監(jiān)控發(fā)光元件21及發(fā)光元件572的陰極電位。

<2-2.陰極電位的變化給發(fā)光元件的亮度帶來的影響>

在此，對陰極電位的變化所帶來的發(fā)光元件的亮度變化進行說明。以下，制造相當于圖51所示的監(jiān)控電路20A的樣品。在相當于監(jiān)控電路20A的樣品中，形成有監(jiān)控發(fā)光元件21及監(jiān)控晶體管22A。

對上述制造了的樣品所包括的監(jiān)控發(fā)光元件21的亮度-電壓特性進行評價。另外，在70℃的環(huán)境下對監(jiān)控發(fā)光元件21的亮度-電壓特性進行該評價。

圖52示出評價結(jié)果。注意，在圖52中，縱軸表示亮度，橫軸表示陰極電位。

如圖52所示，當改變陰極電位時，監(jiān)控發(fā)光元件21的亮度線性地變化，可以利用直線使亮度變化近似。

另外，可以考慮通過檢測流過監(jiān)控發(fā)光元件21的陽極電位并改變像素電路14所包括的發(fā)光元件572的陽極電位來控制發(fā)光元件572的亮度的變化的方法，但是在晶體管554在飽和區(qū)域中進行工作的情況下，即使改變發(fā)光元件572的陽極電位也沒有產(chǎn)生亮度變化，或者亮度的變化極少。由此，發(fā)光元件572的發(fā)光亮度主要取決于供應到數(shù)據(jù)線(DL_Y)的數(shù)字信號的電位與發(fā)光元件572的陰極電位之間的電位差。

<2-3.溫度校正方法>

接著，使用圖53說明監(jiān)控發(fā)光元件21的溫度校正的方法。圖53是用來說明監(jiān)控發(fā)光元件21的溫度校正的方法的示意圖。

在圖53中，縱軸表示監(jiān)控發(fā)光元件21的陰極電位，橫軸表示顯示裝置的灰度。注意，在圖53中，顯示裝置的灰度為256灰度。另外，將0灰度設定為最小值，將255灰度設定為最大值，并且n表示低灰度一側(cè)，N表示高灰度一側(cè)。

如圖53所示，有時監(jiān)控發(fā)光元件21的陰極電位的變化量在低灰度一側(cè)(n)時與在高灰度一側(cè)(N)時不同。于是，在室溫為“溫度RT”，規(guī)定的溫度為“溫度T”，規(guī)定的灰度為“灰度k”的情況下，假設在使相當于溫度T、灰度k的電流流過監(jiān)控發(fā)光元件21時的監(jiān)控電位為Vmon(T，k)，可以獲得下面四個監(jiān)控電位。

·低灰度一側(cè)(n)，Vmon(RT，n)

·低灰度一側(cè)(n)，Vmon(T，n)

·高灰度一側(cè)(N)，Vmon(RT，N)

·高灰度一側(cè)(N)，Vmon(T，N)

如圖53所示，低灰度一側(cè)的校正量比高灰度一側(cè)小，因此監(jiān)控發(fā)光元件21的陰極電位以低灰度一側(cè)的監(jiān)控電位為基準，即可。由此，使監(jiān)控發(fā)光元件21的陰極電位變化下面算式(1)表示的量，即可。注意，在算式(1)中，α表示校正系數(shù)。

[算式1]

{Vmon(T，n)-Vmon(RT，n)}×α (1)

————————————————————————————————————

由于灰度越大，溫度T與溫度RT之間的監(jiān)控電位的差異越大，因此對數(shù)字信號進行校正，校正的量相當于監(jiān)控電位的差異中增加的量。數(shù)字信號的變化量可以以下面算式(2)表示。注意，在算式(2)中，α及β表示校正系數(shù)。

[算式2]

$\frac{n-k}{N-n}\&lsqb;\mathrm{\&alpha;}\&times;\{Vmon(T,N)-Vmon(RT,N)\}-\mathrm{\&beta;}\&times;\{Vmon(T,n)-Vmon(RT,n)\}\&rsqb;---\left(2\right)$

由此，在圖51所示的電路結(jié)構(gòu)中，作為溫度的校正方法，對應于環(huán)境的溫度而對監(jiān)控發(fā)光元件21的陰極電位及發(fā)光元件572的陰極電位進行校正。另外，為了進行監(jiān)控發(fā)光元件21的溫度校正，在發(fā)光元件572中，通過利用數(shù)字信號的電位的校正對陰極電位的校正不足夠的部分進行校正，可以調(diào)整發(fā)光元件572的發(fā)光亮度。

注意，在本實施例中，例示出對發(fā)光元件的陰極電位及數(shù)字信號的電位的雙方進行校正的情況，但是本實施方式不局限于此，例如也可以采用只對發(fā)光元件的陰極電位進行校正的結(jié)構(gòu)或者對發(fā)光元件的陽極電位進行校正的結(jié)構(gòu)。但是，如本實施例所記載那樣，優(yōu)選對陰極電位及數(shù)字信號的電位的雙方進行校正。

<2-4.發(fā)光元件的亮度-灰度特性的結(jié)果>

接著，說明利用上述溫度校正方法獲得的發(fā)光元件的亮度-灰度特性。

在此，制造三個樣品(樣品A1至樣品A3)，對該樣品的亮度-灰度特性進行評價。圖54示出樣品A1至樣品A3的亮度-灰度特性的結(jié)果。

另外，在圖54中，樣品A1示出沒有進行溫度校正且在室溫下進行測量的結(jié)果，樣品A2示出進行溫度校正且在60℃下進行測量的結(jié)果，樣品A3示出沒有進行溫度校正且在60℃下進行測量的結(jié)果。

如圖54所示那樣，確認到：當對本實施例中制造的樣品A2進行溫度校正時，樣品A2的發(fā)光元件的亮度與基準的樣品A1的發(fā)光元件的亮度大致一致。

本實施例所示的結(jié)構(gòu)可以與實施方式、其他實施例或參考例所示的結(jié)構(gòu)適當?shù)亟M合而使用。

(參考實例)

在本參考實例中，使用圖55所示的電路說明如下測量的結(jié)果：對監(jiān)控電路20A所包括的監(jiān)控發(fā)光元件21及監(jiān)控晶體管22A的溫度依賴性進行評價，對實際上的面板進行溫度校正。

<3-1.溫度校正電路>

圖55是用來說明在本參考實例中使用的結(jié)構(gòu)的電路圖。圖55所示的電路包括恒流電路80及監(jiān)控電路20A。

恒流電路80包括電阻器81至85及放大電路88、89。

電阻器81的一對電極中的一個與放大電路88的第一輸入端子電連接，電阻器81的一對電極中的另一個與放大電路89的輸出端子電連接。電阻器82的一對電極中的一個與電阻器81的一對電極中的另一個及放大電路89的輸出端子電連接，電阻器82的一對電極中的另一個與放大電路89的第二輸入端子電連接。電阻器83的一對電極中的一個與放大電路88的輸出端子電連接，電阻器83的一對電極中的另一個與放大電路89的第一輸入端子電連接。放大電路88的第二輸入端子與放大電路88的輸出端子電連接。電阻器83的一對電極中的另一個及放大電路89的第一輸入端子與電阻器84電連接，電阻器82的一對電極中的另一個及放大電路89的第二輸入端子與電阻器85電連接。

監(jiān)控電路20A具有與上述實施方式1所示的監(jiān)控電路20A相同的結(jié)構(gòu)。

電阻器81的一對電極中的一個與監(jiān)控電路20A所包括的端子26電連接，產(chǎn)生在恒流電路80中的電壓通過端子26供應到監(jiān)控晶體管22A及監(jiān)控發(fā)光元件21。

監(jiān)控電路20A所包括的端子24與轉(zhuǎn)換器電路61連接。端子24通過轉(zhuǎn)換器電路61與存儲電路62連接。

<3-2.溫度校正電路的概念>

接著，使用圖56說明對圖55中的電路所包括的監(jiān)控晶體管22A及監(jiān)控發(fā)光元件21供應恒流時產(chǎn)生的電壓。

圖56是說明監(jiān)控晶體管22A及監(jiān)控發(fā)光元件21的電流-電壓(I-V)特性的概念的圖。

在圖56中，縱軸表示電流(I)，橫軸表示電壓(V)。

圖56相當于示出圖55所示的節(jié)點A的電流-電壓(I-V)特性，主要為節(jié)點A的電位(Vtotal)的特性的示意圖。節(jié)點A的電位(Vtotal)是指對監(jiān)控晶體管22A供應恒流時產(chǎn)生的電壓(Vd)與對監(jiān)控發(fā)光元件21供應恒流時產(chǎn)生的電壓(Voled)的總和。就是說，可以以Vtotal＝Vd+Voled表示。另外，在圖56中，電壓(Vtotal)是在兩個溫度(低溫及高溫)下測定的，以實線表示低溫時的Vd(L)及Voled(L)，以虛線表示高溫時的Vd(H)及Voled(H)。另外，圖56中表示的Iconst是指某個基準的電流。

如圖56所示，在低溫下監(jiān)控晶體管22A的閾值及監(jiān)控發(fā)光元件21的閾值都高，使Iconst流過時的Vtotal大。另外，如圖56所示，在低溫下Vd大，在高溫下Vd小。就是說，以Vd(L)與Vd(H)之間的變化量(AVd)使監(jiān)控發(fā)光元件21的陰極的電位變化，即可。

<3-3.溫度依賴性的評價>

接著，制造樣品B1及樣品B2，對樣品B1及樣品B2的溫度依賴性進行評價。樣品B1及樣品B2采用與上述實施例所示的顯示裝置B相同的規(guī)格。注意，在本參考實例中，對形成在玻璃襯底上的樣品進行評價。另外，樣品B1是對比用的樣品，沒有進行溫度校正。另一方面，樣品B2是進行溫度校正的樣品。

另外，在樣品B1及樣品B2中，形成有相當于實施方式1的圖9所示的像素電路14的電路。由此，下面使用圖9所示的符號進行說明。

在樣品B1及樣品B2中，隨著溫度高，發(fā)光元件572的閾值電壓(Vth)向負方向漂移，供應到晶體管554的源電極的電位降低，晶體管554的柵電極與漏電極之間的電位(Vgs)變大。另外，晶體管554的閾值電壓(Vth)向負方向漂移，流過晶體管554的電流變大。

于是，使用圖55所示的監(jiān)控電路20A，測定監(jiān)控發(fā)光元件21及監(jiān)控晶體管22A的Vtotal的溫度依賴性，用該測定的結(jié)果對晶體管554及發(fā)光元件572進行反饋。具體地說，在該反饋中以如下方式進行校正：以相當于在監(jiān)控電路20A中測定出的Vtotal的降低量提高發(fā)光元件572的陰極的電位，來降低供應到晶體管554的電位(Vgs)。

圖57示出樣品B1及樣品B2的測定結(jié)果。在圖57中，縱軸表示亮度(L)，橫軸表示溫度(℃)。

如圖57所示，確認到進行了溫度校正的樣品B2與沒有進行溫度校正的樣品B1相比，亮度的溫度依賴性得到降低。

本參考實例所示的結(jié)構(gòu)可以與實施方式及實施例所示的結(jié)構(gòu)適當?shù)亟M合而使用。