本發(fā)明涉及發(fā)送裝置以及包含該發(fā)送裝置的收發(fā)系統(tǒng)。

背景技術(shù)：

發(fā)送裝置所采用的源串聯(lián)終端(sst：sourceseriestermination)通過(guò)將該發(fā)送裝置側(cè)的輸出驅(qū)動(dòng)器、終端電阻和信號(hào)線串聯(lián)連接而構(gòu)成，能夠高速(例如10gbps以上)發(fā)送大振幅(例如1000mvdpp)的信號(hào)。采用了sst的發(fā)送裝置(以下記作“sst發(fā)送裝置”)具有輸出驅(qū)動(dòng)器，該輸出驅(qū)動(dòng)器的輸出阻抗是可變的，該輸出驅(qū)動(dòng)器從分別具有能夠進(jìn)行電阻值的變更的構(gòu)造的第1輸出電路和第2輸出電路之間的連接點(diǎn)輸出信號(hào)。

此外，sst發(fā)送裝置還具有復(fù)制驅(qū)動(dòng)器。該復(fù)制驅(qū)動(dòng)器包含作為第1輸出電路的復(fù)制的第1復(fù)制電路和作為第2輸出電路的復(fù)制的第2復(fù)制電路。對(duì)于第1復(fù)制電路的電路電阻值，與第1輸出電路的電阻值設(shè)定相互連動(dòng)地設(shè)定為與該第1輸出電路的電阻值相同的值，能夠輸出與該設(shè)定的電阻值對(duì)應(yīng)的第1試驗(yàn)電壓。此外，對(duì)于第2復(fù)制電路的電路電阻值，與第2輸出電路的電阻值設(shè)定相互連動(dòng)地設(shè)定為與該第2輸出電路的電阻值相同的值，能夠輸出與該設(shè)定的電阻值對(duì)應(yīng)的第2試驗(yàn)電壓。

而且，sst發(fā)送裝置分別調(diào)整第1復(fù)制電路和第2復(fù)制電路各自的電阻值以使第1試驗(yàn)電壓和第2試驗(yàn)電壓分別接近目標(biāo)值或收于目標(biāo)范圍內(nèi)。分別與該第1復(fù)制電路和第2復(fù)制電路的電阻值設(shè)定連動(dòng)，還分別調(diào)整第1輸出電路和第2輸出電路的電阻值。由此，將輸出驅(qū)動(dòng)器的輸出阻抗設(shè)定為目標(biāo)值或設(shè)定為收于目標(biāo)范圍內(nèi)(參照專利文獻(xiàn)1、2)。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：歐州專利第1471702號(hào)說(shuō)明書

專利文獻(xiàn)2：日本特開2007－121288號(hào)公報(bào)

非專利文獻(xiàn)

非特許文獻(xiàn)1：danfroelich、“pciexpress2.0electricalspecificationoverview”、[online]、2006年、pci-sigdecemberpcietechnicalseminar、[平成28年1月8日檢索]、internet<http://kavi.pcisig.com/developers/main/training_materials/get_document？doc_id＝702b61353658afc7f66d880868b6b70f6d11e759>658afc7f66d880868b6b70f6d11e759>

非特許文獻(xiàn)2：鈴木克彥、“pciexpressの規(guī)格動(dòng)向と測(cè)定ソリューション”、[online]、2015年6月24日、[平成28年1月8日檢索]、internet

<http://info.tek.com/rs/584-wph-840/images/f-3_tif2015_pcie.pdf>

技術(shù)實(shí)現(xiàn)要素：

發(fā)明要解決的問(wèn)題

發(fā)明者對(duì)現(xiàn)有的sst發(fā)送裝置進(jìn)行了研究，其結(jié)果，發(fā)現(xiàn)了如下這樣的問(wèn)題。即，發(fā)現(xiàn)了在想要在使用sst發(fā)送裝置的通信中謀求高速化時(shí)，有時(shí)半導(dǎo)體基板上所形成的sst發(fā)送裝置的占有面積(裝置占有面積)增大，其結(jié)果，sst發(fā)送裝置的制造成本提高。

本發(fā)明正是為了解決上述問(wèn)題而完成的，其目的在于提供一種具有用于有效地實(shí)現(xiàn)抑制發(fā)送裝置中的伴隨通信速度的高速化的負(fù)荷電容的增加和抑制半導(dǎo)體基板上的由于該負(fù)荷電容的增加的抑制而引起的裝置占有面積的增加這雙方的構(gòu)造的發(fā)送裝置和包含該發(fā)送裝置的收發(fā)系統(tǒng)。

用于解決問(wèn)題的手段

本實(shí)施方式的發(fā)送裝置是sst發(fā)送裝置，為了解決上述課題，具有輸出驅(qū)動(dòng)器、復(fù)制驅(qū)動(dòng)器、基準(zhǔn)電壓生成部、第1選擇部、第2選擇部、比較部和控制部。輸出驅(qū)動(dòng)器從輸出端輸出信號(hào)，所以包含第1輸出電路和第2輸出電路。第1輸出電路具有能夠進(jìn)行第1電位端和輸出端之間的第1電阻值的變更的構(gòu)造。第2輸出電路設(shè)置于第2電位端和輸出端之間，且具有能夠進(jìn)行第2電位端和輸出端之間的第2電阻值的變更的構(gòu)造。復(fù)制驅(qū)動(dòng)器是與輸出驅(qū)動(dòng)器連動(dòng)的該輸出驅(qū)動(dòng)器的復(fù)制，包含：第1復(fù)制電路，其電路電阻值與第1輸出電路相互連動(dòng)地被設(shè)定為第1電阻值；以及第2復(fù)制電路，其電路電阻值與第2輸出電路相互連動(dòng)地被設(shè)定為第2電阻值。由此，復(fù)制驅(qū)動(dòng)器能夠進(jìn)行與在第1復(fù)制電路中設(shè)定的第1電阻值對(duì)應(yīng)的第1試驗(yàn)電壓的輸出、及與在第2復(fù)制電路中設(shè)定的第2電阻值對(duì)應(yīng)的第2試驗(yàn)電壓的輸出?；鶞?zhǔn)電壓生成部輸出多個(gè)基準(zhǔn)電壓。第1選擇部和第2選擇部輸出從多個(gè)基準(zhǔn)電壓選擇出的任意一個(gè)，該多個(gè)基準(zhǔn)電壓從基準(zhǔn)電壓生成部輸出。比較部在第1動(dòng)作期間中，輸出第1比較結(jié)果信號(hào)，該第1比較結(jié)果信號(hào)表示對(duì)從第1選擇部選擇性地輸出的第1試驗(yàn)電壓和從第2選擇部選擇性地輸出的第1基準(zhǔn)電壓的大小進(jìn)行比較后的結(jié)果。此外，比較部在與第1動(dòng)作期間不同的第2動(dòng)作期間中，輸出第2比較結(jié)果信號(hào)，該第2比較結(jié)果信號(hào)表示對(duì)從第1選擇部選擇性地輸出的第2試驗(yàn)電壓和從第2選擇部選擇性地輸出的第2基準(zhǔn)電壓的大小進(jìn)行比較后的結(jié)果。控制部調(diào)整與第1復(fù)制電路連動(dòng)的第1輸出電路的第1電阻值和與第2復(fù)制電路連動(dòng)的第2輸出電路的第2電阻值，所以根據(jù)第1和第2比較結(jié)果信號(hào)，分別調(diào)整第1復(fù)制電路的第1電阻值和第2復(fù)制電路的第2電阻值。具體而言，控制部依次輸入從比較部輸出的第1比較結(jié)果信號(hào)和第2比較結(jié)果信號(hào)，并根據(jù)這些第1和第2比較結(jié)果信號(hào)來(lái)設(shè)定第1和第2試驗(yàn)電壓。即，在第1試驗(yàn)電壓的設(shè)定中，將利用第1比較結(jié)果信號(hào)表示的電壓電平的第1試驗(yàn)電壓設(shè)定為與第1基準(zhǔn)電壓對(duì)應(yīng)的目標(biāo)值或目標(biāo)范圍內(nèi)。另一方面，在第2試驗(yàn)電壓的設(shè)定中，將利用第2比較結(jié)果信號(hào)表示的電壓電平的第2試驗(yàn)電壓設(shè)定為與第2基準(zhǔn)電壓對(duì)應(yīng)的目標(biāo)值或目標(biāo)范圍內(nèi)。

發(fā)明效果

根據(jù)本實(shí)施方式的發(fā)送裝置，能夠?qū)崿F(xiàn)抑制伴隨通信速度的高速化的發(fā)送裝置中的負(fù)荷電容的增加和抑制由于該負(fù)荷電容的增加的抑制而引起的半導(dǎo)體基板上的裝置占有面積的增加這雙方。

附圖說(shuō)明

圖1是示出輸出驅(qū)動(dòng)器10的結(jié)構(gòu)的圖。

圖2是示出復(fù)制驅(qū)動(dòng)器20的結(jié)構(gòu)的圖。

圖3是示出具有發(fā)送裝置1和接收裝置2的收發(fā)系統(tǒng)1的結(jié)構(gòu)的圖。

圖4是示出輸出驅(qū)動(dòng)器10的片15的第1結(jié)構(gòu)例的圖。

圖5是示出輸出驅(qū)動(dòng)器10的片15的第2結(jié)構(gòu)例的圖。

圖6是示出復(fù)制驅(qū)動(dòng)器20的片25的結(jié)構(gòu)例的圖。

圖7是示出輸出驅(qū)動(dòng)器10的片15的第3結(jié)構(gòu)例的圖。

圖8是示出輸出驅(qū)動(dòng)器10的片15的第4結(jié)構(gòu)例的圖。

圖9是示出復(fù)制驅(qū)動(dòng)器20的片25的結(jié)構(gòu)例的圖。

具體實(shí)施方式

(本發(fā)明實(shí)施方式的說(shuō)明)

首先，分別單獨(dú)列舉本發(fā)明的實(shí)施方式的內(nèi)容進(jìn)行說(shuō)明。

(1)本實(shí)施方式的發(fā)送裝置是sst發(fā)送裝置，作為第1方式，具有輸出驅(qū)動(dòng)器、復(fù)制驅(qū)動(dòng)器、基準(zhǔn)電壓生成部、第1選擇部、第2選擇部、比較部和控制部。輸出驅(qū)動(dòng)器從輸出端輸出信號(hào)，所以包含第1輸出電路和第2輸出電路。第1輸出電路具有能夠進(jìn)行第1電位端和輸出端之間的第1電阻值的變更的構(gòu)造。第2輸出電路設(shè)置于第2電位端和輸出端之間，且具有能夠進(jìn)行第2電位端和輸出端之間的第2電阻值的變更的構(gòu)造。復(fù)制驅(qū)動(dòng)器是與輸出驅(qū)動(dòng)器連動(dòng)且是該輸出驅(qū)動(dòng)器的復(fù)制，包含：第1復(fù)制電路，其與第1輸出電路相互連動(dòng)，其電路電阻值被設(shè)定為第1電阻值；以及第2復(fù)制電路，其與第2輸出電路相互連動(dòng)，其電路電阻值被設(shè)定為第2電阻值。由此，復(fù)制驅(qū)動(dòng)器能夠進(jìn)行與在第1復(fù)制電路中設(shè)定的第1電阻值對(duì)應(yīng)的第1試驗(yàn)電壓的輸出、及與在第2復(fù)制電路中設(shè)定的第2電阻值對(duì)應(yīng)的第2試驗(yàn)電壓的輸出?；鶞?zhǔn)電壓生成部輸出多個(gè)基準(zhǔn)電壓。第1選擇部和第2選擇部輸出從由基準(zhǔn)電壓生成部輸出的多個(gè)基準(zhǔn)電壓中所選擇的任意基準(zhǔn)電壓。比較部在第1動(dòng)作期間中，輸出第1比較結(jié)果信號(hào)，該第1比較結(jié)果信號(hào)表示對(duì)從第1選擇部選擇性地輸出的第1試驗(yàn)電壓和從第2選擇部選擇性地輸出的第1基準(zhǔn)電壓的大小進(jìn)行比較后的結(jié)果。此外，比較部在與第1動(dòng)作期間不同的第2動(dòng)作期間中，輸出第2比較結(jié)果信號(hào)，該第2比較結(jié)果信號(hào)表示對(duì)從第1選擇部選擇性地輸出的第2試驗(yàn)電壓和從第2選擇部選擇性地輸出的第2基準(zhǔn)電壓的大小進(jìn)行比較后的結(jié)果?？刂撇繛榱苏{(diào)整與第1復(fù)制電路連動(dòng)的第1輸出電路的第1電阻值和與第2復(fù)制電路連動(dòng)的第2輸出電路的第2電阻值，根據(jù)第1和第2比較結(jié)果信號(hào)，分別調(diào)整第1復(fù)制電路的第1電阻值和第2復(fù)制電路的第2電阻值。具體而言，控制部依次輸入從比較部輸出的第1比較結(jié)果信號(hào)和第2比較結(jié)果信號(hào)，并根據(jù)這些第1和第2比較結(jié)果信號(hào)來(lái)設(shè)定第1和第2試驗(yàn)電壓。即，在第1試驗(yàn)電壓的設(shè)定中，將利用第1比較結(jié)果信號(hào)表示的電壓電平的第1試驗(yàn)電壓設(shè)定為與第1基準(zhǔn)電壓對(duì)應(yīng)的目標(biāo)值或目標(biāo)范圍內(nèi)。另一方面，在第2試驗(yàn)電壓的設(shè)定中，將利用第2比較結(jié)果信號(hào)表示的電壓電平的第2試驗(yàn)電壓設(shè)定為與第2基準(zhǔn)電壓對(duì)應(yīng)的目標(biāo)值或目標(biāo)范圍內(nèi)。

(2)作為可應(yīng)用于上述第1方式的第2方式，可以是，復(fù)制驅(qū)動(dòng)器包含設(shè)置于第1復(fù)制電路和第2復(fù)制電路之間的基準(zhǔn)電阻器。在該情況下，復(fù)制驅(qū)動(dòng)器從第1復(fù)制電路和基準(zhǔn)電阻器的連接點(diǎn)輸出第1試驗(yàn)電壓，并且從第2復(fù)制電路和基準(zhǔn)電阻器的連接點(diǎn)輸出第2試驗(yàn)電壓。

(3)此外，本實(shí)施方式的收發(fā)系統(tǒng)作為其一個(gè)方式，具有上述第1和第2方式中的至少任意一個(gè)方式的發(fā)送裝置；以及接收裝置，其接收從該發(fā)送裝置輸出的信號(hào)。

以上，該[本發(fā)明實(shí)施方式的說(shuō)明]的欄中所列舉的各方式能夠分別應(yīng)用于剩余的全部方式、或這些剩余方式的全部組合。

[本發(fā)明的實(shí)施方式的詳細(xì)情況]

以下，參照附圖詳細(xì)說(shuō)明本實(shí)施方式的發(fā)送裝置和收發(fā)系統(tǒng)的具體構(gòu)造。另外，本發(fā)明不限定于這些例示，而通過(guò)權(quán)利要求來(lái)表示，是指包含與權(quán)利要求同等的意思和范圍內(nèi)的所有變更。此外，在附圖的說(shuō)明中，對(duì)相同的要素標(biāo)記相同的標(biāo)號(hào)，并省略重復(fù)的說(shuō)明。

首先，對(duì)本發(fā)明的發(fā)明人研究出本發(fā)明的原委進(jìn)行說(shuō)明，然后對(duì)實(shí)施方式的發(fā)送裝置的結(jié)構(gòu)進(jìn)行說(shuō)明。

圖1是示出輸出驅(qū)動(dòng)器10的結(jié)構(gòu)的圖。sst發(fā)送裝置的輸出驅(qū)動(dòng)器10將包含第1單位電路13和第2單位電路14的結(jié)構(gòu)作為1個(gè)單位(片15)，將多個(gè)片15相互并列連接。分別在多個(gè)片15中，在第1電位端(電源電位端vdd)和輸出端16之間設(shè)置第1單位電路13，在第2電位端(接地電位端vss)和輸出端16之間設(shè)置第2單位電路14。第1單位電路13和第2單位電路14有時(shí)共用一部分的電路。輸出驅(qū)動(dòng)器10能夠從輸出端16輸出信號(hào)。

第1輸出電路11包含多個(gè)片15各自的第1單位電路13，設(shè)置于電源電位端vdd和輸出端16之間。該第1輸出電路11的電路電阻值(電源電位端vdd和輸出端16之間的第1電阻值)是可變的，利用多個(gè)第1單位電路13中的被驅(qū)動(dòng)的第1單位電路13的數(shù)量進(jìn)行調(diào)整。此外，第2輸出電路12包含多個(gè)片15各自的第2單位電路14，設(shè)置于接地電位端vss和輸出端16之間。第2輸出電路12的電路電阻值(接地電位端vss和輸出端16之間的第2電阻值)是可變的，利用多個(gè)第2單位電路14中的被驅(qū)動(dòng)的第2單位電路14的數(shù)量進(jìn)行調(diào)整。即，能夠通過(guò)調(diào)整多個(gè)片15中的被驅(qū)動(dòng)的片15的數(shù)量，來(lái)調(diào)整輸出驅(qū)動(dòng)器10的輸出阻抗。

圖2是示出復(fù)制驅(qū)動(dòng)器20的結(jié)構(gòu)的圖。復(fù)制驅(qū)動(dòng)器20用于校正輸出驅(qū)動(dòng)器10的輸出阻抗。復(fù)制驅(qū)動(dòng)器20將包含第1單位電路23和第2單位電路24的結(jié)構(gòu)作為1個(gè)單位(片25)，將多個(gè)片25相互并列連接。復(fù)制驅(qū)動(dòng)器20的第1單位電路23是輸出驅(qū)動(dòng)器10的第1單位電路13的復(fù)制。復(fù)制驅(qū)動(dòng)器20的第2單位電路24是輸出驅(qū)動(dòng)器10的第2單位電路14的復(fù)制。

復(fù)制驅(qū)動(dòng)器20的第1復(fù)制電路21是輸出驅(qū)動(dòng)器10的第1輸出電路11的復(fù)制。即，第1復(fù)制電路21包含多個(gè)片25各自的第1單位電路23，其電路電阻值與第1輸出電路11相互連動(dòng)地被設(shè)定為與該第1輸出電路相同的值。因此，第1復(fù)制電路21的電阻值是可變的，利用多個(gè)第1單位電路23中的被驅(qū)動(dòng)的第1單位電路23的數(shù)量進(jìn)行調(diào)整。

復(fù)制驅(qū)動(dòng)器20的第2復(fù)制電路22是輸出驅(qū)動(dòng)器10的第2輸出電路12的復(fù)制。即，第2復(fù)制電路22包含多個(gè)片25各自的第2單位電路24，其電路電阻值與第2輸出電路12相互連動(dòng)地被設(shè)定為與該第2輸出電路相同的值。因此，第2復(fù)制電路22的電阻值是可變的，利用多個(gè)第2單位電路24中的被驅(qū)動(dòng)的第2單位電路24的數(shù)量進(jìn)行調(diào)整。

在第1復(fù)制電路21和第2復(fù)制電路22之間設(shè)置有基準(zhǔn)電阻器26。設(shè)第1復(fù)制電路21和基準(zhǔn)電阻器26的連接點(diǎn)的電壓為第1試驗(yàn)電壓v21、第2復(fù)制電路22和基準(zhǔn)電阻器26的連接點(diǎn)的電壓為第2試驗(yàn)電壓v22。這些第1試驗(yàn)電壓v21和第2試驗(yàn)電壓v22是分別與第1復(fù)制電路21和第2復(fù)制電路22的電阻值對(duì)應(yīng)的值，且是與多個(gè)片25中的被驅(qū)動(dòng)的片25的數(shù)量對(duì)應(yīng)的值。

因此，sst發(fā)送裝置中，調(diào)整復(fù)制驅(qū)動(dòng)器20的第1復(fù)制電路21和第2復(fù)制電路22各自的電阻值以使得第1試驗(yàn)電壓v21和第2試驗(yàn)電壓v22分別接近目標(biāo)值或收于目標(biāo)范圍內(nèi)。而且，與這樣的第1復(fù)制電路21和第2復(fù)制電路22各自的電阻值調(diào)整動(dòng)作連動(dòng)，同樣還調(diào)整了輸出驅(qū)動(dòng)器10的第1輸出電路11和第2輸出電路12各自的電阻值。由此，輸出驅(qū)動(dòng)器10的輸出阻抗能夠設(shè)定為目標(biāo)值或設(shè)置為目標(biāo)范圍內(nèi)。

上述專利文獻(xiàn)1、2所公開的現(xiàn)有的sst發(fā)送裝置具有：第1比較部，其比較第1試驗(yàn)電壓v21和第1基準(zhǔn)電壓的大小；以及第2比較部，其比較第2試驗(yàn)電壓v22和第2基準(zhǔn)電壓的大小，以分別將從復(fù)制驅(qū)動(dòng)器20輸出的第1試驗(yàn)電壓v21和第2試驗(yàn)電壓v22設(shè)定為目標(biāo)值或設(shè)定為目標(biāo)范圍內(nèi)。即，現(xiàn)有的sst發(fā)送裝置具有2個(gè)比較部。

但是，在使sst發(fā)送裝置與pciexpress(注冊(cè)商標(biāo))的gen3以上對(duì)應(yīng)的情況下，輸出驅(qū)動(dòng)器需要實(shí)現(xiàn)大約40種的ffe(feedforwardequalizer：前饋均衡器)強(qiáng)度。ffe強(qiáng)度表示用于施加預(yù)失真的輸出電壓的強(qiáng)度，通過(guò)組合預(yù)加重(pre-emphasis)或去加重(de-emphasis)和前沖(preshoot)來(lái)實(shí)現(xiàn)，該預(yù)失真用于預(yù)先補(bǔ)償與輸出驅(qū)動(dòng)器的輸出端連接的傳輸路徑的失真(參照非專利文獻(xiàn)1、2)。

因此，與pciexpress的gen3以上對(duì)應(yīng)的輸出驅(qū)動(dòng)器構(gòu)成為產(chǎn)生多個(gè)種類的輸出電壓，并且將輸出阻抗調(diào)整為目標(biāo)值或目標(biāo)范圍內(nèi)，所以存在片數(shù)增加的傾向。

另一方面，為了與pciexpress的下一代的gen4對(duì)應(yīng)，輸出驅(qū)動(dòng)器需要以如16gbps的高速進(jìn)行動(dòng)作(參照非專利文獻(xiàn)2)，所以該sst發(fā)送裝置中的負(fù)荷電容伴隨輸出驅(qū)動(dòng)器的高速動(dòng)作而容易增加。因此，為了抑制伴隨通信速度的高速化的負(fù)荷電容的增加，期望抑制輸出驅(qū)動(dòng)器和復(fù)制驅(qū)動(dòng)器各自的片數(shù)量的增加。

當(dāng)減少片數(shù)時(shí)，在半導(dǎo)體基板上形成sst發(fā)送裝置時(shí)，輸出驅(qū)動(dòng)器和復(fù)制驅(qū)動(dòng)器各自的占有面積變小，所以可期待sst發(fā)送裝置的制造成本下降。但是根據(jù)發(fā)明者的研究，半導(dǎo)體基板上的發(fā)送裝置整體的占有面積增加，其結(jié)果可知，sst發(fā)送裝置的制造成本提高。對(duì)于這一點(diǎn)，在下面進(jìn)行進(jìn)一步說(shuō)明。

在輸出驅(qū)動(dòng)器和復(fù)制驅(qū)動(dòng)器各自的片數(shù)量較少時(shí)，不得不使得輸出驅(qū)動(dòng)器的可設(shè)定的輸出阻抗的分辨率變粗。此外，也不得不使得從復(fù)制驅(qū)動(dòng)器輸出的試驗(yàn)電壓的分辨率變粗。在這樣的情況下，在利用比較部比較從復(fù)制驅(qū)動(dòng)器輸出的試驗(yàn)電壓和基準(zhǔn)電壓的大小時(shí)，在基準(zhǔn)電壓僅為1個(gè)時(shí)，有時(shí)無(wú)法判斷試驗(yàn)電壓是否比基準(zhǔn)電壓大，輸出驅(qū)動(dòng)器的輸出阻抗不滿足要求規(guī)格。

與此相對(duì)，在基準(zhǔn)電壓為2個(gè)時(shí)，能夠利用比較部判斷試驗(yàn)電壓是否位于2個(gè)基準(zhǔn)電壓之間，所以在此點(diǎn)上是優(yōu)選的。但是，由于從復(fù)制驅(qū)動(dòng)器輸出的試驗(yàn)電壓的分辨率粗，所以需要增大2個(gè)基準(zhǔn)電壓之間的差。于是，輸出驅(qū)動(dòng)器的輸出阻抗的要求規(guī)格的上限值和下限值與2個(gè)基準(zhǔn)電壓之間的裕量變小，所以要求比較部是高精度的(即，偏差小，分辨率高)。

在半導(dǎo)體基板上形成這樣的高精度的比較部時(shí)的必要面積大。例如，在與專利文獻(xiàn)1所公開的假定了3gbps左右的發(fā)送速率的sst發(fā)送裝置比較時(shí)，在按照16gbps的發(fā)送速率進(jìn)行動(dòng)作的sst發(fā)送裝置中，不得不使得比較部的必要面積飛躍性地增大。在發(fā)明者的實(shí)際設(shè)計(jì)例中，有時(shí)比較部的面積比復(fù)制驅(qū)動(dòng)器的面積大。

如上所述，在想要謀求通信速度的高速化以與pciexpress的gen4等對(duì)應(yīng)時(shí)，為了抑制sst發(fā)送裝置中的負(fù)荷電容的增加，期望抑制輸出驅(qū)動(dòng)器和復(fù)制驅(qū)動(dòng)器各自的片數(shù)的增加。關(guān)于此點(diǎn)，在半導(dǎo)體基板上形成發(fā)送裝置時(shí)，在輸出驅(qū)動(dòng)器和復(fù)制驅(qū)動(dòng)器各自的必要面積變小的方面是優(yōu)選的。但是，不得不使得輸出驅(qū)動(dòng)器的可設(shè)定的輸出阻抗的分辨率變粗，此外，也不得不使得從復(fù)制驅(qū)動(dòng)器輸出的試驗(yàn)電壓的分辨率變粗，所以要求比較部是高精度的，比較部的必要面積增加。因此，在半導(dǎo)體基板上形成具有這些輸出驅(qū)動(dòng)器、復(fù)制驅(qū)動(dòng)器和比較部等的發(fā)送裝置時(shí)，有時(shí)整體的必要面積增加，成本提高。半導(dǎo)體制造工藝的微細(xì)化越進(jìn)步，這樣的問(wèn)題變得越顯著。

本實(shí)施方式正是根據(jù)如以上所述的發(fā)明者的研究而完成的。圖3是示出具有發(fā)送裝置1和接收裝置2的收發(fā)系統(tǒng)(本實(shí)施方式的收發(fā)系統(tǒng)的一例)100的結(jié)構(gòu)的圖。本實(shí)施方式的發(fā)送裝置1具有輸出驅(qū)動(dòng)器10、復(fù)制驅(qū)動(dòng)器20、基準(zhǔn)電壓生成部30、第1選擇部40、第2選擇部50、比較部60和控制部70。

輸出驅(qū)動(dòng)器10具有圖1所示的結(jié)構(gòu)，從輸出端16輸出應(yīng)送出到接收裝置2的信號(hào)tx_data(經(jīng)由信號(hào)輸入端子160而取入到輸出驅(qū)動(dòng)器10的信號(hào))。復(fù)制驅(qū)動(dòng)器20具有圖2所示的結(jié)構(gòu)，用于與基準(zhǔn)電阻器26一起校正輸出驅(qū)動(dòng)器10的輸出阻抗。

基準(zhǔn)電壓生成部30輸出多個(gè)基準(zhǔn)電壓?；鶞?zhǔn)電壓生成部30可以包含在電源電位端vdd和接地電位端vss之間串聯(lián)設(shè)置的多個(gè)電阻器。在該情況下，基準(zhǔn)電壓生成部30能夠輸出被這些多個(gè)電阻器電阻分割而生成的多個(gè)基準(zhǔn)電壓。

第1選擇部40將從第1試驗(yàn)電壓v21和第2試驗(yàn)電壓v22選擇出的一方輸出到比較部60，該第1試驗(yàn)電壓v21和第2試驗(yàn)電壓v22從復(fù)制驅(qū)動(dòng)器20輸出。第2選擇部50將從多個(gè)基準(zhǔn)電壓選擇出的任意的基準(zhǔn)電壓輸出到比較部60，該多個(gè)基準(zhǔn)電壓從基準(zhǔn)電壓生成部30輸出。

比較部60比較從第1選擇部40選擇性輸出的第1試驗(yàn)電壓v21和從第2選擇部50選擇性輸出的第1基準(zhǔn)電壓v31的大小，輸出表示該比較結(jié)果的第1選擇結(jié)果信號(hào)。此外，比較部60比較從第1選擇部40選擇性輸出的第2試驗(yàn)電壓v22和從第2選擇部50選擇性輸出的第2基準(zhǔn)電壓v32的大小，輸出表示該比較結(jié)果的第2選擇結(jié)果信號(hào)。

比較部60僅設(shè)置有1個(gè)。比較部60按照時(shí)分方式進(jìn)行第1試驗(yàn)電壓v21和第1基準(zhǔn)電壓v31的大小比較、及第2試驗(yàn)電壓v22和第2基準(zhǔn)電壓v32的大小比較。即，在比較部60的第1動(dòng)作期間中進(jìn)行第1試驗(yàn)電壓v21和第1基準(zhǔn)電壓v31的大小比較，在比較部60的第2動(dòng)作期間(與第1動(dòng)作期間在時(shí)間上不同的期間)中進(jìn)行第2試驗(yàn)電壓v22和第2基準(zhǔn)電壓v32的大小比較。另外，與第1試驗(yàn)電壓v21進(jìn)行比較的第1基準(zhǔn)電壓v31可以是1個(gè)值，但也可以是2個(gè)值。與第2試驗(yàn)電壓v22進(jìn)行比較的第2基準(zhǔn)電壓v32也可以是1個(gè)值，但也可以是2個(gè)值。在與各試驗(yàn)電壓進(jìn)行比較的基準(zhǔn)電壓是2個(gè)時(shí)，能夠利用比較部判斷試驗(yàn)電壓是否位于這2個(gè)基準(zhǔn)電壓之間，因此是優(yōu)選的。

控制部70分別控制第1選擇部40、第2選擇部50和比較部60的動(dòng)作。此外，控制部70通過(guò)根據(jù)從比較部60輸出的第1比較結(jié)果信號(hào)和第2比較結(jié)果信號(hào)來(lái)調(diào)整復(fù)制驅(qū)動(dòng)器20的第1復(fù)制電路21和第2復(fù)制電路22各自的電阻值，調(diào)整在電阻值設(shè)定中分別與第1和第1復(fù)制電路21、22連動(dòng)的輸出驅(qū)動(dòng)器10中的第1和第2輸出電路11、12各自的電阻值。具體而言，控制部70將利用第1比較結(jié)果信號(hào)表示的電壓電平的第1試驗(yàn)電壓v21設(shè)定為與第1基準(zhǔn)電壓v31對(duì)應(yīng)的目標(biāo)值或目標(biāo)范圍內(nèi)。此外，控制部70將利用第2比較結(jié)果信號(hào)表示的電壓電平的第2試驗(yàn)電壓v22設(shè)定為與第2基準(zhǔn)電壓v32對(duì)應(yīng)的目標(biāo)值或目標(biāo)范圍內(nèi)。這樣，通過(guò)調(diào)整輸出驅(qū)動(dòng)器10的第1輸出電路11和第2輸出電路12各自的電阻值，能夠?qū)⑤敵鲵?qū)動(dòng)器10的輸出阻抗設(shè)定為目標(biāo)值或目標(biāo)范圍內(nèi)。

接著，分別對(duì)輸出驅(qū)動(dòng)器10的片15和復(fù)制驅(qū)動(dòng)器20的片25的結(jié)構(gòu)例進(jìn)行說(shuō)明。另外，輸出驅(qū)動(dòng)器10和復(fù)制驅(qū)動(dòng)器20各自的結(jié)構(gòu)不限于以下說(shuō)明的結(jié)構(gòu)，還可以是其他方式。

圖4是示出輸出驅(qū)動(dòng)器10的片15的第1結(jié)構(gòu)例的圖。圖5是示出輸出驅(qū)動(dòng)器10的片15的第2結(jié)構(gòu)例的圖。圖6是示出復(fù)制驅(qū)動(dòng)器20的片25的結(jié)構(gòu)例的圖。圖6所示的復(fù)制驅(qū)動(dòng)器20的片25是輸出驅(qū)動(dòng)器10的片15的第1結(jié)構(gòu)例和第2結(jié)構(gòu)例的復(fù)制。

在圖4所示的輸出驅(qū)動(dòng)器10的片15的第1結(jié)構(gòu)例中，第1單位電路13在第1電位端(電源電位端vdd)和輸出端16之間串聯(lián)設(shè)置有開關(guān)85、pmos晶體管83和電阻器(構(gòu)成電路電阻的一部分)81。第2單位電路14在第2電位端(接地電位端vss)和輸出端16之間串聯(lián)設(shè)置有開關(guān)86、nmos晶體管84和電阻器(構(gòu)成電路電阻的一部分)82。

在圖5所示的輸出驅(qū)動(dòng)器10的片15的第2結(jié)構(gòu)例中，第1單位電路13在第1電位端(電源電位端vdd)和輸出端16之間串聯(lián)設(shè)置有開關(guān)85、pmos晶體管83和電阻器80。第2單位電路14在第2電位端(接地電位端vss)和輸出端16之間串聯(lián)設(shè)置有開關(guān)86、nmos晶體管84和電阻器80。即，在第1結(jié)構(gòu)例中，第1單位電路13和第2單位電路14分別單獨(dú)包含電阻器81、82，而在第2結(jié)構(gòu)例中，第1單位電路13和第2單位電路14共用電阻器80，作為電路電阻的一部分。

在第1結(jié)構(gòu)例和第2結(jié)構(gòu)例的雙方中，開關(guān)85根據(jù)從控制部70施加到每個(gè)片的控制信號(hào)ctl1的電平，而設(shè)定開閉狀態(tài)。開關(guān)86根據(jù)從控制部70施加到每個(gè)片的控制信號(hào)ctl2的電平，而設(shè)定開閉狀態(tài)。開關(guān)85、86能夠由單一的mos晶體管構(gòu)成，并還能夠由傳輸門(transfergate)構(gòu)成。將應(yīng)該經(jīng)由信號(hào)輸入端子160送出到接收裝置2的信號(hào)tx_data輸入到pmos晶體管83和nmos晶體管84各自的柵極。

輸出驅(qū)動(dòng)器10所包含的多個(gè)片15中的、利用從控制部70施加的控制信號(hào)ctl1、ctl2而將開關(guān)85、86截止的片15能夠輸出信號(hào)tx_data。另一方面，開關(guān)85、86導(dǎo)通的片15無(wú)法輸出信號(hào)tx_data，所以第1單位電路13和第2單位電路14的連接點(diǎn)成為高阻抗?fàn)顟B(tài)。這樣，能夠利用施加到輸出驅(qū)動(dòng)器10所包含的多個(gè)片15各自的開關(guān)85、86的控制信號(hào)ctl1、ctl2的電平，調(diào)整多個(gè)片15中的被驅(qū)動(dòng)的片15的數(shù)量，并調(diào)整輸出驅(qū)動(dòng)器10的輸出阻抗。

在圖6所示的復(fù)制驅(qū)動(dòng)器20的片25的結(jié)構(gòu)例中，設(shè)置有作為第1單位電路13的復(fù)制的第1單位電路23和作為第2單位電路14的復(fù)制的第2單位電路24。開關(guān)85根據(jù)從控制部70施加到每個(gè)片的控制信號(hào)ctl1的電平，而設(shè)定開閉狀態(tài)。開關(guān)86根據(jù)從控制部70施加到每個(gè)片的控制信號(hào)ctl2的電平，而設(shè)定開閉狀態(tài)。將pmos晶體管83和nmos晶體管84雙方設(shè)為導(dǎo)通狀態(tài)。在第1單位電路23和第2單位電路24之間設(shè)置有基準(zhǔn)電阻器26。

在復(fù)制驅(qū)動(dòng)器20所包含的多個(gè)片25中的、利用從控制部70施加的控制信號(hào)ctl1、ctl2而將開關(guān)85、86關(guān)閉的片25中，電流從電源電位端vdd經(jīng)過(guò)基準(zhǔn)電阻器26，流向接地電位端vss。另一方面，開關(guān)85，86打開的片25中電流未流過(guò)，所以第1單位電路23和第2單位電路24的連接點(diǎn)成為高阻抗?fàn)顟B(tài)。這樣，利用施加到復(fù)制驅(qū)動(dòng)器20所包含的多個(gè)片25各自的開關(guān)85、86的控制信號(hào)ctl1、ctl2的電平，調(diào)整多個(gè)片25中的被驅(qū)動(dòng)的片25的數(shù)量，第1試驗(yàn)電壓v21和第2試驗(yàn)電壓v22發(fā)生變化。此外，這樣，通過(guò)從控制部70分別向輸出驅(qū)動(dòng)器10和復(fù)制驅(qū)動(dòng)器20供給控制信號(hào)ctl1、ctl2，第1輸出電路11和第1復(fù)制電路21在電阻值設(shè)定中連動(dòng)，并且第2輸出電路12和第2復(fù)制電路22在電阻值設(shè)定中連動(dòng)。

圖7是示出輸出驅(qū)動(dòng)器10的片15的第3結(jié)構(gòu)例的圖。圖8是示出輸出驅(qū)動(dòng)器10的片15的第4結(jié)構(gòu)例的圖。圖9是示出復(fù)制驅(qū)動(dòng)器20的片25的結(jié)構(gòu)例的圖。圖9所示的復(fù)制驅(qū)動(dòng)器20的片25是輸出驅(qū)動(dòng)器10的片15的第3結(jié)構(gòu)例和第4結(jié)構(gòu)例的復(fù)制。

在上述的圖4～圖6的結(jié)構(gòu)例中，設(shè)定了是否根據(jù)基于控制信號(hào)ctl1、ctl2的電平的開關(guān)85、86的開閉狀態(tài)，驅(qū)動(dòng)各片15、25。與此相對(duì)，在圖7～圖9的結(jié)構(gòu)例中，設(shè)定了是否根據(jù)基于控制信號(hào)ctl1、ctl2的電平的柵極電路87、88的輸出電平，驅(qū)動(dòng)各片15、25。

在圖7或圖8所示的輸出驅(qū)動(dòng)器10的片15中，第1柵極電路87利用控制信號(hào)ctl1的電平，使對(duì)pmos晶體管83的柵極施加的信號(hào)成為發(fā)送信號(hào)tx_data(經(jīng)由信號(hào)輸入端子160而施加的信號(hào))和高電平中的任意一方。第2柵極電路88利用控制信號(hào)ctl2的電平，使對(duì)nmos晶體管84的柵極施加的信號(hào)成為發(fā)送信號(hào)tx_data和低電平中的任意一方。

輸出驅(qū)動(dòng)器10所包含的多個(gè)片15中的、根據(jù)從控制部70施加的控制信號(hào)ctl1、ctl2而向pmos晶體管83和nmos晶體管84各自的柵極輸入信號(hào)tx_data的片15能夠輸出信號(hào)tx_data。另一方面，向pmos晶體管83的柵極施加高電平、且向nmos晶體管84的柵極施加低電平的片15無(wú)法輸出信號(hào)tx_data，所以第1單位電路13和第2單位電路14的連接點(diǎn)成為高阻抗?fàn)顟B(tài)。這樣，能夠利用施加到在輸出驅(qū)動(dòng)器10中包含的多個(gè)片15各自的第1柵極電路87和第2柵極電路88的控制信號(hào)ctl1、ctl2的電平，調(diào)整多個(gè)片15中的被驅(qū)動(dòng)的片15的數(shù)量，調(diào)整輸出驅(qū)動(dòng)器10的輸出阻抗。

在圖9所示的復(fù)制驅(qū)動(dòng)器20的片25中，第1柵極電路87能夠利用控制信號(hào)ctl1的電平，使對(duì)pmos晶體管83的柵極施加的信號(hào)成為低電平和高電平中的任意一個(gè)。第2柵極電路88能夠利用控制信號(hào)ctl2的電平，使對(duì)nmos晶體管84的柵極施加的信號(hào)成為高電平和低電平中的任意一個(gè)。

復(fù)制驅(qū)動(dòng)器20所包含的多個(gè)片25中的、根據(jù)從控制部70施加的控制信號(hào)ctl1、ctl2而向pmos晶體管83的柵極施加低電平且向nmos晶體管84的柵極施加高電平的片25中，電流從電源電位端vdd經(jīng)過(guò)基準(zhǔn)電阻器26，流向接地電位端vss。另一方面，在向pmos晶體管83的柵極施加高電平且向nmos晶體管84的柵極施加低電平的片25中，電流不流過(guò)，第1單位電路23和第2單位電路24的連接點(diǎn)成為高阻抗?fàn)顟B(tài)。這樣，利用施加到復(fù)制驅(qū)動(dòng)器20所包含的多個(gè)片25各自的第1柵極電路87和第2柵極電路88的控制信號(hào)ctl1、ctl2的電平，調(diào)整多個(gè)片25中的被驅(qū)動(dòng)的片25的數(shù)量，第1試驗(yàn)電壓v21和第2試驗(yàn)電壓v22發(fā)生變化。

在現(xiàn)有例中存在如下問(wèn)題：在想要在使用sst發(fā)送裝置的通信中謀求速度的高速化時(shí)，如果減少輸出驅(qū)動(dòng)器和復(fù)制驅(qū)動(dòng)器各自的片數(shù)以抑制sst發(fā)送裝置中的負(fù)荷電容的增加，則比較部的面積增加，作為sst發(fā)送裝置整體，半導(dǎo)體基板上的裝置占有面積也增加。與此相對(duì)，根據(jù)本實(shí)施方式，由于僅設(shè)置1個(gè)比較部即可，所以能夠減小半導(dǎo)體基板上的裝置占有面積，并能夠減少裝置的制造成本和功耗。

標(biāo)號(hào)說(shuō)明

1：發(fā)送裝置；2：接收裝置；10：輸出驅(qū)動(dòng)器；11：第1輸出電路；12：第2輸出電路；13：第1單位電路；14：第2單位電路；15：片；16：輸出端；20：復(fù)制驅(qū)動(dòng)器；21：第1復(fù)制電路；22：第2復(fù)制電路；23：第1單位電路；24：第2單位電路；25：片；26：基準(zhǔn)電阻器；30：基準(zhǔn)電壓生成部；40：第1選擇部；50：第2選擇部；60：比較部；70：控制部；80～82：電阻器；83：pmos晶體管；84：nmos晶體管；85，86：開關(guān)；87：第1柵極電路；88：第2柵極電路；100：收發(fā)系統(tǒng)；160：信號(hào)輸入端子。