本公開涉及一種半導(dǎo)體裝置。

背景技術(shù)：

1、已知具有源電極、柵電極以及漏電極的場效應(yīng)晶體管(fet：field?effecttransistor)。已知在電極的延伸方向上配置兩個在電極的并列方向上排列有多個fet的fet組。已知在fet組之間設(shè)置連接于柵電極的柵極焊盤和連接于漏電極的漏極焊盤(例如專利文獻1、2)

2、現(xiàn)有技術(shù)文獻

3、專利文獻

4、專利文獻1：日本特開平5－252036號公報

5、專利文獻2：美國專利第11417746號說明書

6、然而，由于柵極焊盤與漏極焊盤鄰接，因此會產(chǎn)生柵極/漏極寄生電容。因此，fet的特性劣化。

技術(shù)實現(xiàn)思路

1、本公開是鑒于上述問題而完成的，其目的在于抑制特性的劣化。

2、本公開的一個實施方式是一種半導(dǎo)體裝置，具備：基板，具有主面和與所述主面相對的背面；第一fet組，設(shè)于所述主面，具備在第一方向上排列的多個第一源電極、多個第一漏電極以及多個第一柵電極；第二fet組，設(shè)于所述主面，從與所述第一方向交叉的第二方向觀察時與所述第一fet組重疊，具備多個第二源電極、多個第二漏電極以及多個第二柵電極；多個第一柵極焊盤，設(shè)于所述第一fet組與所述第二fet組之間的所述主面，與所述多個第一柵電極和所述多個第二柵電極電連接；多個漏極布線，在所述第一fet組與所述第二fet組之間與所述多個第一柵極焊盤交替地設(shè)于所述主面，將所述多個第一漏電極與所述多個第二漏電極分別電連接；以及漏極焊盤，電連接于所述多個第一漏電極，使所述第一fet組配置于所述漏極焊盤與所述多個第一柵極焊盤之間。

3、發(fā)明效果

4、根據(jù)本公開，能抑制特性的劣化。

技術(shù)特征：

1.一種半導(dǎo)體裝置，具備：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，具備：

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中，

4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中，

5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，具備：

6.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中，

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中，

8.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，具備：

9.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，具備：

10.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，具備：

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，具備：

技術(shù)總結(jié)
本發(fā)明提供一種能抑制特性的劣化的半導(dǎo)體裝置。半導(dǎo)體裝置具備：基板，具有主面和與主面相對的背面；第一FET組，設(shè)于主面，具備在第一方向上排列的多個第一源電極、多個第一漏電極以及多個第一柵電極；第二FET組，設(shè)于主面，從與第一方向交叉的第二方向觀察時與第一FET組重疊，具備多個第二源電極、多個第二漏電極以及多個第二柵電極；多個第一柵極焊盤，設(shè)于第一FET組與第二FET組之間的主面，與多個第一柵電極和多個第二柵電極電連接；多個漏極布線，在第一FET組與第二FET組之間與多個第一柵極焊盤交替地設(shè)于主面，將多個第一漏電極與多個第二漏電極分別電連接；以及漏極焊盤，電連接于多個第一漏電極，使第一FET組配置于漏極焊盤與多個第一柵極焊盤之間。

技術(shù)研發(fā)人員：森拓磨
受保護的技術(shù)使用者：住友電工光電子器件創(chuàng)新株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15