本技術(shù)屬于抗輻射加固電路的，特別是一種應(yīng)用于絕緣體上硅soi工藝的內(nèi)置濾波抗單粒子翻轉(zhuǎn)觸發(fā)器電路。

背景技術(shù)：

1、空間輻射環(huán)境中的高能帶電粒子會(huì)給集成電路的性能產(chǎn)生影響，特別是高能粒子輻射導(dǎo)致的單粒子軟錯(cuò)誤，會(huì)導(dǎo)致電子元器件功能異常。由于絕緣體上硅(soi)工藝中的埋氧化層會(huì)阻礙晶體管中阱和襯底中由輻射產(chǎn)生的電荷被收集，soi工藝能夠有效降低單粒子效應(yīng)對集成電路的影響。但隨著工藝尺寸的進(jìn)一步降低，電源電壓下降等因素，為實(shí)現(xiàn)集成電路在空間的可靠性應(yīng)用，需要進(jìn)行加固設(shè)計(jì)。

2、單粒子軟錯(cuò)誤的誘發(fā)機(jī)制主要包括單粒子翻轉(zhuǎn)(single-event?upset，seu)和單粒子瞬態(tài)(single?event?effect，set)。單粒子翻轉(zhuǎn)是指在存儲(chǔ)類電路中，由高能帶電粒子與半導(dǎo)體材料作用，產(chǎn)生大量的電荷，如果超過導(dǎo)致存儲(chǔ)的數(shù)據(jù)翻轉(zhuǎn)的臨界電荷量，該存儲(chǔ)節(jié)點(diǎn)的狀態(tài)發(fā)生不希望的翻轉(zhuǎn)，即發(fā)生了seu。而單粒子瞬態(tài)是發(fā)生在邏輯電路中，同樣由高能粒子產(chǎn)生電荷，在輸出節(jié)點(diǎn)產(chǎn)生錯(cuò)誤的電壓狀態(tài)，即發(fā)生了set。如果滿足一定的時(shí)序關(guān)系，該錯(cuò)誤的電壓狀態(tài)會(huì)被觸發(fā)器等捕獲，經(jīng)傳輸產(chǎn)生導(dǎo)致單粒子翻轉(zhuǎn)，形成軟錯(cuò)誤。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的技術(shù)解決問題是：克服現(xiàn)有技術(shù)的不足，提供一種應(yīng)用于絕緣體上硅soi工藝的內(nèi)置濾波抗單粒子翻轉(zhuǎn)觸發(fā)器結(jié)構(gòu)，對觸發(fā)器內(nèi)部seu和輸入端的set進(jìn)行設(shè)計(jì)加固。

2、本發(fā)明的技術(shù)解決方案是：

3、一種應(yīng)用于絕緣體上硅工藝的內(nèi)置濾波抗單粒子翻轉(zhuǎn)觸發(fā)器結(jié)構(gòu)，包括：第一級堆疊時(shí)鐘控制電路、第一級鎖存反相器、第一級復(fù)制反相器、延遲電路、第一級數(shù)據(jù)信號(hào)堆疊電路、第二級堆疊時(shí)鐘控制電路、第二級鎖存反相器、第二級復(fù)制反相器、第二級數(shù)據(jù)信號(hào)堆疊電路和輸出反相器電路；

4、第一級堆疊時(shí)鐘控制電路的數(shù)據(jù)輸入端接收外部輸入信號(hào)d，第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk，第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn，輸出端同時(shí)連接第一級鎖存反相器輸入端、第一級復(fù)制反相器的輸入端以及第一級數(shù)據(jù)信號(hào)堆疊電路的輸出端；

5、第一級鎖存反相器的輸出端連接第二級堆疊時(shí)鐘控制電路的數(shù)據(jù)輸入端和第一級數(shù)據(jù)信號(hào)堆疊電路的第二數(shù)據(jù)輸入端；

6、第一級復(fù)制反相器的輸出端連接延遲電路的輸入端；

7、延遲電路的輸出端連接第一級數(shù)據(jù)信號(hào)堆疊電路的第一數(shù)據(jù)輸入端；

8、第一級數(shù)據(jù)信號(hào)堆疊電路的第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn，第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk；

9、第二級堆疊時(shí)鐘控制電路的第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn，第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk，輸出端同時(shí)連接第二級鎖存反相器輸入端、第二級復(fù)制反相器輸入端以及第二級數(shù)據(jù)信號(hào)堆疊電路的輸出端；

10、第二級鎖存反相器的輸出端連接輸出反相器電路的輸入端和第二級數(shù)據(jù)信號(hào)堆疊電路的第二數(shù)據(jù)輸入端；

11、第二級復(fù)制反相器的輸出端連接第二級數(shù)據(jù)信號(hào)堆疊電路的第一數(shù)據(jù)輸入端；

12、第二級數(shù)據(jù)信號(hào)堆疊電路的第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk，第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn；

13、輸出反相器電路的輸出端輸出信號(hào)q。

14、優(yōu)選的，第一級鎖存反相器、第一級復(fù)制反相器、延遲電路、第一級數(shù)據(jù)信號(hào)堆疊電路構(gòu)成主鎖存器；第二級鎖存反相器、第二級復(fù)制反相器、第二級數(shù)據(jù)信號(hào)堆疊電路構(gòu)成從鎖存器；

15、第一級堆疊時(shí)鐘控制電路用于向第一級鎖存反相器和第一級復(fù)制反相器提供數(shù)據(jù)信號(hào)，并實(shí)現(xiàn)主鎖存器的狀態(tài)控制；第一級鎖存反相器用于實(shí)現(xiàn)主鎖存器數(shù)據(jù)傳輸和鎖存；第一級復(fù)制反相器用于為延遲電路提供冗余信號(hào)；延遲電路用于實(shí)現(xiàn)set脈沖過濾；第一級數(shù)據(jù)信號(hào)堆疊電路用于控制主鎖存器的鎖存狀態(tài)并實(shí)現(xiàn)鎖存反相器受單粒子轟擊后的正確輸出；第二級堆疊時(shí)鐘控制電路用于向第二級鎖存反相器、第二級復(fù)制反相器提供數(shù)據(jù)信號(hào)，并實(shí)現(xiàn)從鎖存器的狀態(tài)控制；第二級鎖存反相器用于實(shí)現(xiàn)從鎖存器數(shù)據(jù)傳輸和鎖存；第二級復(fù)制反相器用于為第二級數(shù)據(jù)信號(hào)堆疊電路提供冗余信號(hào)；第二級數(shù)據(jù)信號(hào)堆疊電路用于控制從鎖存器的鎖存狀態(tài)并實(shí)現(xiàn)鎖存反相器受單粒子轟擊后的正確輸出；輸出反相器電路用于實(shí)現(xiàn)數(shù)據(jù)信號(hào)緩沖。

16、優(yōu)選的，所述第一級堆疊時(shí)鐘控制電路包括pmos晶體管p101、p102、p103和nmos晶體管n101、n102、n103；

17、所述pmos晶體管p101的柵極與nmos晶體管n101的柵極連接，并作為第一級堆疊時(shí)鐘控制電路的數(shù)據(jù)輸入端接收外部輸入信號(hào)d，所述pmos晶體管p101的源極連接電源vdd，漏極與pmos晶體管p102的源極連接；所述pmos晶體管p102的柵極與pmos晶體管p103的柵極連接后，作為第一級堆疊時(shí)鐘控制電路(101)的第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk，所述pmos晶體管p102的漏極與pmos晶體管p103的源極連接；所述pmos晶體管p103的漏極與nmos晶體管n103的漏極連接后，作為第一級堆疊時(shí)鐘控制電路的輸出端c0；所述nmos晶體管n103的柵極與nmos晶體管n102的柵極連接后，作為第一級堆疊時(shí)鐘控制電路的第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn，所述nmos晶體管n103的源極與nmos晶體管n102的漏極連接；所述nmos晶體管n102的源極連接nmos晶體管n101的漏極，nmos晶體管n101的源極連接電源地gnd。

18、優(yōu)選的，所述第一級鎖存反相器、第一級復(fù)制反相器、第二級鎖存反相器、第二級復(fù)制反相器結(jié)構(gòu)相同，均包括pmos晶體管p201和nmos晶體管n201；

19、所述pmos晶體管p201的源極連接電源vdd，pmos晶體管p201的柵極與nmos晶體管n201的柵極連接后作為反相器的輸入端，所述pmos晶體管p201的漏極連接nmos晶體管n201的漏極后，作為反相器的輸出端；所述nmos晶體管n201的源極連接電源地gnd。

20、優(yōu)選的，所述的延遲電路由n級級聯(lián)的反相器單元組成，其中前(n-1)級采用堆疊反相器結(jié)構(gòu)，第n級采用常規(guī)反相器結(jié)構(gòu)；

21、前(n-1)級堆疊反相器的每一級結(jié)構(gòu)均相同，第m級堆疊反相器包括pmos晶體管p4m1、p4m2、p4m3和nmos晶體管n4m1、n4m2、n4m3，pmos晶體管p4m1、p4m2、p4m3和nmos晶體管n4m1、n4m2、n4m3的柵極連接，作為第m級堆疊反相器的輸入端，連接第m-1級堆疊反相器的輸出端，所述pmos晶體管p4m1的源極連接電源vdd，所述pmos晶體管p4m1的漏極連接pmos晶體管p4m2的源極；所述pmos晶體管p4m2的漏極連接pmos晶體管p4m3的源極；所述pmos晶體管p4m3的漏極連接nmos晶體管n4m3的漏極，并作為第m級堆疊反相器的輸出端，連接第m+1級堆疊反相器的輸入端；所述nmos晶體管n4m3的源極連接nmos晶體管n4m2的漏極；所述nmos晶體管n4m2的源極連接nmos晶體管n4m1的漏極；所述nmos晶體管n4m1的源極連接電源地gnd；其中1＜m＜n-1；

22、延遲電路的第n級反相器采用常規(guī)結(jié)構(gòu)，包括pmos晶體管p4n1和nmos晶體管n4n1；所述pmos晶體管p4n1的源極連接電源vdd，所述pmos晶體管p4n1的柵極與nmos晶體管n4n1的柵極連接，并作為第n級反相器的輸入端，連接第(n-1)級堆疊反相器的輸出端，pmos晶體管p4n1的漏極連接nmos晶體管n4n1的漏極，并作為延遲電路的輸出端連接第一級數(shù)據(jù)信號(hào)堆疊電路(105)的第一輸入端；所述nmos晶體管n4n1的源極連接電源地gnd。

23、優(yōu)選的，所述第一級數(shù)據(jù)信號(hào)堆疊電路包括pmos晶體管p501、p502、p503和nmos晶體管n501、n502、n503；所述pmos晶體管p501的源極連接電源vdd；pmos晶體管p501的柵極與nmos晶體管n501的柵極連接后作為第一級數(shù)據(jù)信號(hào)堆疊電路的第二數(shù)據(jù)輸入端，連接第一級鎖存反相器的輸出端；所述pmos晶體管p501的漏極連接pmos晶體管p502的源極；所述pmos晶體管p502的柵極與nmos晶體管n502的柵極連接后作為第一級數(shù)據(jù)信號(hào)堆疊電路的第一數(shù)據(jù)輸入端；所述pmos晶體管p502的漏極連接pmos晶體管p503的源極；所述pmos晶體管p503的柵極作為第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn；所述pmos晶體管p503的漏極與nmos晶體管n503的漏極連接后作為第一級數(shù)據(jù)信號(hào)堆疊電路的輸出端；所述nmos晶體管n503的柵極作為第一級數(shù)據(jù)信號(hào)堆疊電路的第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk，所述nmos晶體管n503的源極連接nmos晶體管n502的漏極；所述nmos晶體管n502的源極連接nmos晶體管n501的漏極；所述nmos晶體管n501的源極連接電源地gnd。

24、優(yōu)選的，所述第二級堆疊時(shí)鐘控制電路包括pmos晶體管p601、p602、p603和nmos晶體管n601、n602、n603；所述pmos晶體管p601的柵極與nmos晶體管n601的柵極連接后作為第二級堆疊時(shí)鐘控制電路的數(shù)據(jù)輸入端連接主鎖存器輸出信號(hào)c2，所述pmos晶體管p601的源極連接電源vdd，所述pmos晶體管p601的漏極與pmos晶體管p602的源極連接；所述pmos晶體管p602的柵極與pmos晶體管p603的柵極連接，并作為第二級堆疊時(shí)鐘控制電路的第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn，所述pmos晶體管p602的漏極與pmos晶體管p603的源極連接；所述pmos晶體管p603的漏極連接nmos晶體管n603的漏極，并作為第二級堆疊時(shí)鐘控制電路的輸出端；所述nmos晶體管n603的柵極連接nmos晶體管n602的柵極，并作為第二級堆疊時(shí)鐘控制電路的第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk；所述nmos晶體管n602的源極連接nmos晶體管n601的漏極；所述nmos晶體管n601的源極連接電源地gnd。

25、優(yōu)選的，所述第二級數(shù)據(jù)信號(hào)堆疊電路包括pmos晶體管p901、p902、p903和nmos晶體管n901、n902、n503；所述pmos晶體管p901的源極連接電源vdd；所述pmos晶體管p901的柵極連接nmos晶體管n901的柵極，并作為第二級數(shù)據(jù)信號(hào)堆疊電路的第二數(shù)據(jù)輸入端，連接第二級鎖存反相器的輸出端；所述pmos晶體管p901的漏極連接pmos晶體管p902的源極；所述pmos晶體管p902的柵極與nmos晶體管n902的柵極連接，并作為第二級數(shù)據(jù)信號(hào)堆疊電路的第一數(shù)據(jù)輸入端，連接第二級復(fù)制反相器的輸出端，所述pmos晶體管p902的漏極連接pmos晶體管p903的源極；所述pmos晶體管p903的柵極作為第二級數(shù)據(jù)信號(hào)堆疊電路的第一時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clk；所述pmos晶體管p903的漏極連接nmos晶體管n903的漏極，并作為第二級數(shù)據(jù)信號(hào)堆疊電路的輸出端，連接第二級堆疊時(shí)鐘控制電路的輸出端；所述nmos晶體管n903的柵極作為第二級數(shù)據(jù)信號(hào)堆疊電路的第二時(shí)鐘輸入端接收外部時(shí)鐘信號(hào)clkn，所述nmos晶體管n903的源極連接nmos晶體管n902的漏極；所述nmos晶體管n902的源極連接nmos晶體管n901的漏極；所述nmos晶體管n901的源極連接電源地gnd。

26、優(yōu)選的，所述輸出反相器電路包括pmos晶體管p111、p112和nmos晶體管n111、n112；所述pmos晶體管p111的源極連接電源vdd；所述pmos晶體管p111的柵極與nmos晶體管n111的柵極連接，并作為輸出反相器電路的輸入端連接第二級鎖存反相器的輸出端c5；所述pmos晶體管p111的漏極連接nmos晶體管n111的漏極、pmos晶體管p112的柵極和nmos晶體管n112的柵極；所述nmos晶體管n111的源極連接電源地gnd；所述pmos晶體管p112的源極連接電源vdd；所述pmos晶體管p112的漏極連接nmos晶體管n112的漏極，并作為輸出反相器電路的輸出端輸出信號(hào)q；所述nmos晶體管n112的源極連接電源地gnd。

27、與現(xiàn)有技術(shù)相比，本發(fā)明提供了一種應(yīng)用于soi工藝的內(nèi)置濾波抗單粒子翻轉(zhuǎn)電路結(jié)構(gòu)，其優(yōu)點(diǎn)有：

28、1、本發(fā)明設(shè)計(jì)的電路結(jié)構(gòu)，能有效降低set和seu導(dǎo)致的單粒子軟錯(cuò)誤問題。

29、2、本發(fā)明基于工藝特征開發(fā)，有效降低加固開銷。如由于soi埋氧對阱和襯底的隔離，當(dāng)堆疊結(jié)構(gòu)其中一個(gè)非開啟的mos管被帶電高能粒子轟擊，但由于電壓通路被另一個(gè)非開啟狀態(tài)器件阻擋，因此輸出節(jié)點(diǎn)不會(huì)翻轉(zhuǎn)，從而實(shí)現(xiàn)堆疊結(jié)構(gòu)加固，降低加固開銷。

30、3、本發(fā)明設(shè)計(jì)的觸發(fā)器中主鎖存器內(nèi)部的濾波，不在數(shù)據(jù)傳輸關(guān)鍵路徑，時(shí)序開銷小