本發(fā)明涉及集成電路測試，尤其涉及一種基于ate的高速轉(zhuǎn)換器的時鐘同步方法及測試系統(tǒng)。

背景技術(shù)：

1、高速模數(shù)/數(shù)模轉(zhuǎn)換器(簡稱高速轉(zhuǎn)換器)的性能一般受供電電源、參考電壓和時鐘源等外部電路的影響，其中時鐘源的影響最大，根據(jù)下面公式可知，時鐘抖動的大小會直接決定著高速轉(zhuǎn)換器的轉(zhuǎn)換精度。

2、

3、上式中，snr為信噪比，f為模擬信號頻率，tj為時鐘抖動。

4、另外，高速轉(zhuǎn)換器的數(shù)據(jù)口往往都會輸出讀/寫時鐘，該時鐘與采樣時鐘一般有確定的相位關(guān)系，需要保證數(shù)據(jù)時鐘和采樣時鐘的同步，才能保證采集/輸入數(shù)據(jù)的有效性。

5、自動測試設(shè)備(以下簡稱ate)通過幾十年的發(fā)展，功能已經(jīng)非常全面，其測試高度集成化、開發(fā)程序化、數(shù)據(jù)標(biāo)準(zhǔn)化，在集成電路的量產(chǎn)測試中有著最優(yōu)的開發(fā)效率和測試效率，所以高速轉(zhuǎn)換器芯片在量測時仍主要依托于ate設(shè)備，但目前市面上幾乎所有ate設(shè)備都無法提供飛秒級的高性能時鐘，對高速轉(zhuǎn)換器的測試比較捉襟見肘。

6、無論是ate自帶的數(shù)字源或模擬源性能都無法滿足高速轉(zhuǎn)換器對時鐘的測試需求，以目前最高端的ate，如泰瑞達的ultra?flex和愛德萬的93k，最高能輸出800mhz的時鐘信號，并且時鐘信號抖動基本都在皮秒級，而一款14位250msps的adc(如ads4449)對時鐘抖動的需求都達到≤190fs，對于上ghz的高速轉(zhuǎn)換器而言，對時鐘抖動的需求將達到幾十fs級，常規(guī)的ate無法滿足測試需求。目前愛德萬雖有推出高性能的時鐘板卡，但其信號頻段范圍非常窄(10khz～200mhz)，并且也無法達到fs級的性能，無法適用于目前ghz級的高速轉(zhuǎn)換器測試需求。

7、由于機臺時鐘源無法滿足高速轉(zhuǎn)換器的測試需求，所以只能采用外部儀器儀表提供時鐘，但這樣就無法保證數(shù)據(jù)時鐘和采樣時鐘的同步，從而導(dǎo)致讀寫數(shù)據(jù)錯誤。

8、例如，一款12位6gsps的adc，采樣時鐘即為6ghz，采用進口ate美國泰瑞達ultraflex進行測試時，ate最大僅能提供800mhz的時鐘，并且抖動性能典型值5ps，按照公式1可以得出snr僅為24db，無法滿足測試需求。

9、圖1示出現(xiàn)有的在ate外部增加一臺高性能的射頻信號源提供時鐘進行測試的系統(tǒng)架構(gòu)示例，ate送出100mhz的時鐘將信號源同步，再由上位機通過通訊接口(usb、網(wǎng)口、gpib等)對信號源的輸出頻率和輸出幅度進行設(shè)置，并對輸出進行控制。射頻信號源均為單端輸出，還需要在測試板上設(shè)計阻抗與adc匹配的單端轉(zhuǎn)差分的電路。

10、采用ate外掛高性能信號源的方法，需要設(shè)計合適的單端轉(zhuǎn)差分的時鐘匹配電路，外部線纜連接也更復(fù)雜，既要連ate的同步時鐘，信號源的輸出還需要接入ate測試平臺，對測試調(diào)試也是一個挑戰(zhàn)。同時，每次測試都需要ate與信號源進行交互(設(shè)置輸出頻率、功率等)，而ate本身是一個高度集成化的系統(tǒng)，需要用上位機將ate和信號源連接起來，每次測試時都是ate發(fā)起指令到上位機，上位機再按照預(yù)設(shè)的指標(biāo)對信號進行設(shè)置，當(dāng)信號源輸出后，再由上位機通知ate進行測試，通訊過程繁瑣，效率低下。另外，高性能的射頻信號源本身就屬于精密設(shè)備，價格高昂，基本都在百萬以上，如果測試平臺需經(jīng)常拆卸和組裝，那對射頻信號源也容易造成磨損。

11、《基于93000ate的高速高分辨率adc動態(tài)參數(shù)測試》(微電子學(xué)期刊，2011年6月)一文中，提出了在測試板(簡稱loadboard)上添加晶振作為高速adc采樣時鐘的做法。由于ate主時鐘與晶振并不同步，為了保證在測試時間窗口內(nèi)采樣準(zhǔn)確，利用多次重復(fù)采樣來對數(shù)據(jù)進行判斷。對于高速adc動態(tài)參數(shù)的測試而言，采集的樣本數(shù)本就不多，一般幾千個數(shù)據(jù)就足夠進行計算，上述方法是有效的，只是需要多采集數(shù)據(jù)來進行判斷。但在測試靜態(tài)參數(shù)(如dnl、inl)時，由于采集的樣本量非常大，上述方法將無法保證整個采集過程不會出錯，因為畢竟ate主時鐘與晶振并不同步，很難保證在數(shù)十萬個采集數(shù)據(jù)中出現(xiàn)一些錯誤的數(shù)據(jù)。

12、并且對于采樣速率達到ghz級的超高速adc而言，數(shù)據(jù)接口基本都為高速serdes接口，上述方法已無法適用于當(dāng)前速率越來越快的超高速ad/da轉(zhuǎn)換器。

13、另外，也有一些現(xiàn)有技術(shù)如專利cn201210359789.0“一種基于非同源時鐘的adc芯片測試及數(shù)據(jù)采集方法”，提出了對被測adc芯片的輸出數(shù)據(jù)信號采集同時對被測adc芯片采樣時鐘信號采集，將采集速度提高到采樣時鐘的n倍，根據(jù)采集的時鐘信號中0到1和1到0的變化位置確定采樣時鐘信號上升和下降沿的位置，確定每個采樣時鐘周期內(nèi)對應(yīng)的被測adc芯片測試輸出數(shù)據(jù)，能避免因采樣時鐘和adc輸出數(shù)據(jù)采集時鐘的不同源導(dǎo)致的相位偏差累積產(chǎn)生的數(shù)據(jù)采集誤差，但是該專利是基于非同源時鐘的測試，并非采用ate和采樣時鐘同步的方案。

技術(shù)實現(xiàn)思路

1、基于以上問題，本發(fā)明的目的在于提供一種基于ate的高速轉(zhuǎn)換器的時鐘同步方法及測試系統(tǒng)，能夠快速、高效地實現(xiàn)高速轉(zhuǎn)換器的采樣時鐘與ate的同步，提高測試效率和穩(wěn)定性。

2、本發(fā)明實現(xiàn)其發(fā)明目的所采用的技術(shù)方案是，一種基于ate的高速轉(zhuǎn)換器的時鐘同步方法，包括下述步驟：

3、s1、根據(jù)被測高速轉(zhuǎn)換器所需的時鐘頻率選擇合適的頻率合成器，并通過自動測試設(shè)備ate的數(shù)字通道模塊配置頻率合成器的倍頻和分頻系數(shù)、輸出信號格式以及幅度；

4、s2、自動測試設(shè)備ate的數(shù)字通道模塊產(chǎn)生參考時鐘信號，送給所述頻率合成器；

5、s3、頻率合成器生成高速轉(zhuǎn)換器測試所需的采樣時鐘信號送給高速轉(zhuǎn)換器，并另外生成一路輸出時鐘作為回檢信號送回給自動測試設(shè)備ate的數(shù)字通道模塊對輸出時鐘的狀態(tài)進行監(jiān)測；

6、s4、自動測試設(shè)備ate的數(shù)字通道模塊判斷檢測到的回檢信號是否正常作為判斷頻率合成器正常輸出的標(biāo)準(zhǔn)，若正常，則轉(zhuǎn)向步驟s5，若不正常，則轉(zhuǎn)向步驟s1中對頻率合成器的配置；

7、s5、自動測試設(shè)備ate的數(shù)字通道模塊發(fā)起同步，即將高速轉(zhuǎn)換器的sync管腳拉低；

8、s6、高速轉(zhuǎn)換器輸出特征字符；

9、s7、自動測試設(shè)備ate的高速串行信號模塊采集高速轉(zhuǎn)換器的輸出數(shù)據(jù)，然后通過時鐘掃描方式對高速轉(zhuǎn)換器的輸出數(shù)據(jù)進行比對，直到完成特征字符的匹配，記錄自動測試設(shè)備ate輸出的所述參考時鐘信號與特征字符的時間差，并將此差值計入后續(xù)的數(shù)據(jù)采集中，完成時鐘數(shù)據(jù)恢復(fù)，實現(xiàn)同步。

10、進一步，所述特征字符為組同步字符0xbc。

11、本發(fā)明還提供了一種基于ate的高速轉(zhuǎn)換器的測試系統(tǒng)，包括自動測試設(shè)備ate、測試板，其中：

12、所述自動測試設(shè)備ate包括，

13、數(shù)字通道模塊，用于配置頻率合成器的倍頻和分頻系數(shù)、輸出信號格式以及幅度，用于產(chǎn)生參考時鐘信號并送給所述頻率合成器，用于發(fā)起同步，將被測高速轉(zhuǎn)換器的sync管腳拉低，還用于判斷檢測到的回檢時鐘信號是否正常來判斷頻率合成器輸出時鐘的狀態(tài)；

14、高速串行信號模塊，用于采集高速轉(zhuǎn)換器的輸出數(shù)據(jù)，通過時鐘掃描方式對高速轉(zhuǎn)換器的輸出數(shù)據(jù)進行比對，直到完成特征字符的匹配，用于記錄自動測試設(shè)備ate輸出的所述參考時鐘信號與特征字符的時間差，并將此差值計入后續(xù)的數(shù)據(jù)采集中，完成時鐘數(shù)據(jù)恢復(fù)；

15、所述測試板包括，

16、安裝于其上的被測高速轉(zhuǎn)換器；

17、頻率合成器，用于根據(jù)所述自動測試設(shè)備ate數(shù)字通道模塊下發(fā)的預(yù)先配置信息和參考時鐘信號，生成高速轉(zhuǎn)換器測試所需的采樣時鐘信號送給高速轉(zhuǎn)換器，并另外生成一路輸出時鐘作為回檢信號送回給自動測試設(shè)備ate的數(shù)字通道模塊，以便對頻率合成器輸出時鐘狀態(tài)進行監(jiān)測。

18、進一步，所述高速轉(zhuǎn)換器的輸出數(shù)據(jù)通過高速serdes接口輸出。

19、本發(fā)明的有益效果為：

20、(一)采樣時鐘與ate的同步性能可滿足所有高速ad/da轉(zhuǎn)換器，轉(zhuǎn)換器采樣率不受ate限制，只需選擇合適的頻率合成器。

21、(二)測試平臺整體性強，結(jié)構(gòu)簡單。本發(fā)明僅需ate、測試板和夾具，與一般集成電路的測試一致，測試平臺結(jié)構(gòu)簡單，測試穩(wěn)定性更好。

22、(三)測試效率高。本發(fā)明是在測試板上加入了頻率合成器，并由ate的數(shù)字通道直接進行配置，大大簡化了操作，極大的提升了效率。

23、(四)成本低。頻率合成器價格較低，一般僅需幾十元至一百元。

24、(五)測試平臺穩(wěn)定性高。由于本發(fā)明結(jié)構(gòu)簡單，除了ate外，僅有測試板，少了其它外設(shè)后整個測試平臺的控制都較為簡便，保證了平臺的穩(wěn)定性。