本發(fā)明涉及半導體，尤其涉及一種半導體結構及其形成方法。

背景技術：

1、互補金屬氧化物半導體（complementary?metal?oxide?semiconductor，cmos）是現代電子技術中最重要的組件之一，具有集成度高，功耗低，兼容性強的特點，被廣泛應用至計算機、通信、消費電子、汽車電子、工業(yè)控制、醫(yī)療設備等領域。

2、cmos通過支持更小尺寸的制造工藝，來提高了集成度和處理速度，帶來了更好的能效比和成本效益。然而，隨著器件尺寸的不斷縮小，柵極結構的尺寸越來越小，柵極結構下方的導電溝道越來越短，柵極結構的控制能力降低。

技術實現思路

1、有鑒于此，本發(fā)明提供一種半導體結構及其形成方法，能夠提高柵極結構的控制能力，進而提高半導體結構的電學性能。

2、本發(fā)明提供一種半導體結構的形成方法，包括：提供基底，所述基底具有第一器件區(qū)和第二器件區(qū)；在所述基底上形成第一外延結構層和第二外延結構層，所述第一外延結構層位于所述第一器件區(qū)的基底上，所述第二外延結構層位于所述第二器件區(qū)的基底上；分別在所述基底上形成第一柵極結構和第二柵極結構，所述第一柵極結構環(huán)繞覆蓋所述第一外延結構層的側壁，所述第二柵極結構環(huán)繞覆蓋所述第二外延結構層的側壁。

3、本發(fā)明還提供一種半導體結構，包括：基底，所述基底具有第一器件區(qū)和第二器件區(qū)；第一外延結構層，位于所述第一器件區(qū)的基底上；第二外延結構層，位于所述第二器件區(qū)的基底上；第一柵極結構，所述第一柵極結構環(huán)繞覆蓋所述第一外延結構層的側壁；第二柵極結構，所述第二柵極結構環(huán)繞覆蓋所述第二外延結構層的側壁。

4、與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

5、本發(fā)明提供的半導體結構的形成方法中，第一器件區(qū)的基底上形成有第一外延結構層、第二器件區(qū)的基底上形成有第二外延結構層，這降低了第一外延結構層和第二外延結構層的尺寸，且具有更好的摻雜致密度和均勻性，從而在將其中至少一層第一外延層，以及至少一層第二外延層作為溝道層時，能夠減小短溝道效應的影響，并且第一柵極結構環(huán)繞覆蓋第一外延結構層的側壁，增大了第一柵極結構與第一外延結構層之間的接觸面積，以及第二柵極結構環(huán)繞覆蓋第二外延結構層的側壁，增大了第二柵極結構與第二外延結構層之間的接觸面積，使得第一柵極結構和第二柵極結構具有更強的控制能力，因而能夠提升半導體結構的電學性能。

6、本發(fā)明提供的半導體結構中，第一外延結構層位于第一器件區(qū)的基底上、第二外延結構層位于第二器件區(qū)的基底上，這降低了第一外延結構層和第二外延結構層的尺寸，且具有更好的摻雜致密度和均勻性，從而在將其中至少一層第一外延層，以及至少一層第二外延層作為溝道層時，能夠減小短溝道效應的影響，并且第一柵極結構環(huán)繞覆蓋第一外延結構層的側壁，增大了第一柵極結構與第一外延結構層之間的接觸面積，以及第二柵極結構環(huán)繞覆蓋第二外延結構層的側壁，增大了第二柵極結構與第二外延結構層之間的接觸面積，使得第一柵極結構和第二柵極結構具有更強的控制能力，因而能夠提升半導體結構的電學性能。

技術特征：

1.一種半導體結構的形成方法，其特征在于，包括：

2.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述在所述基底上形成第一外延結構層和第二外延結構層的步驟包括：

3.根據權利要求2所述的半導體結構的形成方法，其特征在于，形成所述第一初始外延結構層之后，形成所述第二初始外延結構層；

4.根據權利要求3所述的半導體結構的形成方法，其特征在于，所述形成所述第一初始外延結構層之后，形成所述第二初始外延結構層，形成方法包括：

5.根據權利要求4所述的半導體結構的形成方法，其特征在于，在形成所述第一遮擋層之前，形成第一遮蓋層，所述第一遮蓋層覆蓋所述第一器件區(qū)的基底；形成多層第一初始外延層之前，還去除所述第一遮蓋層；

6.根據權利要求2所述的半導體結構的形成方法，其特征在于，采用外延工藝形成各層第一初始外延層，且在外延生長過程中，進行摻雜處理，其中，各層第一初始外延層具有各自的摻雜類型和摻雜濃度；

7.根據權利要求6所述的半導體結構的形成方法，其特征在于，各層第一初始外延層的形成溫度介于600攝氏度至800攝氏度；

8.?根據權利要求7所述的半導體結構的形成方法，其特征在于，各層第一初始外延層的形成參數和/或各層第二初始外延層的形成參數還包括：壓力為70torr至90torr、purgemainh2的流速為3200sccm至3800sccm、purge?slith2的流速為80sccm至120sccm、硅源氣體的流速為120?sccm至180?sccm，以及外延速率為200埃米/分鐘至300埃米/分鐘中的至少一個。

9.根據權利要求6所述的半導體結構的形成方法，其特征在于，第一初始外延層的數量至少為3個，且滿足以下至少一項或多項：第一層第一初始外延層，所述第一層第一初始外延層用于形成第一源漏摻雜層；第二層第一初始外延層，所述第二層第一初始外延層用于形成第一溝道層；第三層第一初始外延層，所述第三層第一初始外延層形成第二源漏摻雜層；所述第一源漏摻雜層為源極或漏極中的其中一個，所述第二源漏摻雜層為源極或漏極中的另一個；

10.根據權利要求6所述的半導體結構的形成方法，其特征在于，采用外延工藝形成各層第一初始外延層的步驟中，在相鄰的兩層第一初始外延層之間形成的第一初始阻擋層；在執(zhí)行圖案化處理時，還去除一部分第一初始阻擋層，形成第一阻擋層；

11.根據權利要求1所述的半導體結構的形成方法，其特征在于，分別在所述基底上形成第一柵極結構和第二柵極結構的步驟包括：

12.根據權利要求11所述的半導體結構的形成方法，其特征在于，形成所述第一柵極結構之后，去除所述第二外延結構層側壁上的偽柵結構；

13.根據權利要求12所述的半導體結構的形成方法，其特征在于，形成所述第二柵極結構之后，去除所述第一外延結構層側壁上的偽柵結構時，形成方法包括：

14.根據權利要求1所述的半導體結構的形成方法，其特征在于，在提供所述基底的步驟中，所述基底還具有隔離區(qū)，所述隔離區(qū)位于所述第一器件區(qū)和所述第二器件區(qū)之間；

15.根據權利要求1所述的半導體結構的形成方法，其特征在于，現形成方法還包括：

16.根據權利要求15所述的半導體結構的形成方法，其特征在于，所述形成至少一個第一導電結構的步驟包括：形成第一溝槽，所述第一溝槽至少露出與所述第一導電結構電連接的第一外延層的部分側壁；在所述第一溝槽的側壁上形成第一絕緣層；至少在所述第一溝槽剩余的空間內形成第一導電插塞，所述第一導電插塞與該第一外延層電連接，所述第一導電插塞和所述第一絕緣層作為所述第一導電結構；

17.一種半導體結構，其特征在于，包括：

18.根據權利要求17所述的半導體結構，其特征在于，第一外延結構層中的第一外延層的數量至少為3個，且滿足以下至少一項或多項：第一層第一外延層，所述第一層第一外延層用于形成第一源漏摻雜層；第二層第一外延層，所述第二層第一外延層用于形成第一溝道層；第三層第一外延層，所述第三層第一外延層用于形成第二源漏摻雜層；所述第一源漏摻雜層為源極或漏極中的其中一個，所述第二源漏摻雜層為源極或漏極中的另一個；

19.根據權利要求18所述的半導體結構，其特征在于，滿足以下至少一項或多項：

技術總結
本發(fā)明提供一種半導體結構及其形成方法，其中，形成方法包括：提供基底，所述基底具有第一器件區(qū)和第二器件區(qū)；在所述基底上形成第一外延結構層和第二外延結構層，所述第一外延結構層位于所述第一器件區(qū)的基底上，所述第二外延結構層位于所述第二器件區(qū)的基底上；分別在所述基底上形成第一柵極結構和第二柵極結構，所述第一柵極結構環(huán)繞覆蓋所述第一外延結構層的側壁，所述第二柵極結構環(huán)繞覆蓋所述第二外延結構層的側壁。采用上述技術方案，能夠提高柵極結構的控制能力，進而提高半導體結構的電學性能。

技術研發(fā)人員：吳永玉,高大為,蘇婕,壽國平
受保護的技術使用者：浙江創(chuàng)芯集成電路有限公司
技術研發(fā)日：
技術公布日：2025/5/15