本發(fā)明涉及半導(dǎo)體制備，特別是涉及混合柵極高電子遷移率晶體管、制備方法與其測(cè)試方法。

背景技術(shù)：

1、目前，直接帶隙氮化鎵半導(dǎo)體是電力電子領(lǐng)域最有前途的候選材料之一。g氮化鎵具有優(yōu)異的材料特性，包括高達(dá)2.5×107cm/s的電子飽和漂移速度、3.4ev的寬帶隙、優(yōu)異的熱穩(wěn)定性、強(qiáng)抗輻射性以及高達(dá)2.2mv/cm的高擊穿場(chǎng)強(qiáng)。此外，氮化鎵/氮化鎵異質(zhì)結(jié)界面的自發(fā)和壓電極化效應(yīng)可形成高遷移率和高濃度的二維電子氣體（2deg）。此外，氮化鎵還能與成本低廉、高度成熟的硅基半導(dǎo)體集成電路技術(shù)兼容?；诘壍钠骷褟V泛應(yīng)用于下一代大功率、小尺寸激光器、射頻（rf）和微波器件、功率轉(zhuǎn)換器、半導(dǎo)體照明和其他領(lǐng)域。

2、在氮化鎵基高電子遷移率晶體管（hemt）中，當(dāng)在漏極與源極之間施加漏源電壓（vds）時(shí)，二維電子氣在橫向電場(chǎng)的驅(qū)動(dòng)下沿algan（氮化鋁鎵）/gan（氮化鎵）的異質(zhì)結(jié)界面定向傳輸，形成導(dǎo)通電流。通過(guò)調(diào)節(jié)外加?xùn)艠O電壓的大小，可以有效控制2deg溝道的開(kāi)啟與關(guān)閉，從而實(shí)現(xiàn)器件的開(kāi)關(guān)控制。然而，在傳統(tǒng)的algan/gan?hemt結(jié)構(gòu)中，由于極化效應(yīng)導(dǎo)致的2deg天然存在，使得器件表現(xiàn)為常開(kāi)模式（normally-on）工作，這意味著在零柵極偏壓下器件始終處于導(dǎo)通狀態(tài)，必須施加負(fù)柵極偏壓才能關(guān)閉器件。

3、在實(shí)際電路應(yīng)用中，例如啟動(dòng)電路等場(chǎng)景，為實(shí)現(xiàn)偏置功能，通常需要采用具有負(fù)閾值電壓的耗盡型（d-mode）器件來(lái)對(duì)特定電位進(jìn)行箝位。然而，現(xiàn)有技術(shù)中的金屬-絕緣層-半導(dǎo)體高電子遷移率晶體管（mis-hemt）雖然能夠通過(guò)調(diào)整介電層厚度在一定程度上實(shí)現(xiàn)閾值電壓（vth）調(diào)控，但該方法存在明顯局限性。具體而言，為獲得不同vth的mis-hemt器件，需分別設(shè)計(jì)不同厚度的介電層，并引入額外的掩膜層以定義特定的vth區(qū)域，這不僅增加了工藝復(fù)雜度和成本，還導(dǎo)致掩膜對(duì)準(zhǔn)及工藝控制的難度加大。同時(shí)，介電層沉積過(guò)程中形成的界面態(tài)對(duì)器件性能產(chǎn)生顯著影響，進(jìn)一步導(dǎo)致晶圓上vth的均勻性降低，且器件的可靠性難以保障，限制了mis-hemt在高可靠性和大規(guī)模集成應(yīng)用中的推廣。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種混合柵極高電子遷移率晶體管、制備方法與其測(cè)試方法，實(shí)現(xiàn)器件常開(kāi)與常關(guān)狀態(tài)的靈活調(diào)控。

2、為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種混合柵極高電子遷移率晶體管，包括：襯底；

3、沿第一方向上依次層疊設(shè)置的n型溝道層、勢(shì)壘層和p型半導(dǎo)體層，其中，所述第一方向?yàn)橐r底指向p型半導(dǎo)體層的方向；

4、所述p型半導(dǎo)體層包括沿第二方向上依次排列的多個(gè)子p型半導(dǎo)體層，其中，多個(gè)所述子p型半導(dǎo)體層具有不同占用比；所述第二方向?yàn)樵礃O指向漏極的方向。

5、進(jìn)一步的，所述子p型半導(dǎo)體層中包括多個(gè)沿第二方向上等距排列的子p型半導(dǎo)體層島，其中，所述子p型半導(dǎo)體層的占用比的范圍為大于0%且小于100%。

6、進(jìn)一步的，所述占用比為：

7、pp-gan=wp-gan/wtotal；

8、其中，pp-gan為占用比大小，wtotal是柵極的寬度，wp-gan是所有子p型半導(dǎo)體層的寬度之和。

9、進(jìn)一步的，所述子p型半導(dǎo)體層中包括多個(gè)沿第二方向上等距排列的子p型半導(dǎo)體層島，其中，所述子p型半導(dǎo)體層的占用比的范圍為大于0%且小于100%。

10、進(jìn)一步的，所述p型半導(dǎo)體層包括沿第二方向上依次排列的多個(gè)子p型半導(dǎo)體層，其中，多個(gè)所述子p型半導(dǎo)體層具有不同占用比；所述第二方向?yàn)樵礃O指向漏極的方向。

11、進(jìn)一步的，所述p型半導(dǎo)體層中包括占用比為0%的子p型半導(dǎo)體層、占用比為75%的子p型半導(dǎo)體層、占用比為50%的子p型半導(dǎo)體層和/或占用比為100%的子p型半導(dǎo)體層。

12、進(jìn)一步的，還包括：鈍化電解質(zhì)層以及肖特基金屬層；

13、所述鈍化電解質(zhì)層設(shè)置于所述勢(shì)壘層表面未被所述p型半導(dǎo)體層覆蓋的區(qū)域；

14、所述肖特基金屬層設(shè)于所述p型半導(dǎo)體層表面。

15、另一方面，本發(fā)明還公開(kāi)一種混合柵極高電子遷移率晶體管制備方法，所述方法包括：

16、提供一襯底；

17、在所述襯底上依次層疊設(shè)置n型溝道層、勢(shì)壘層和p型半導(dǎo)體層；

18、在所述p型半導(dǎo)體層上標(biāo)記各個(gè)子p型半導(dǎo)體層的形成區(qū)域；

19、在所述形成區(qū)域上標(biāo)記所述子p型半導(dǎo)體層的刻蝕區(qū)域；

20、對(duì)所述刻蝕區(qū)域進(jìn)行等離子刻蝕，在所述勢(shì)壘層表面形成多個(gè)沿第二方向上依次排列的且具有不同占用比的所述子p型半導(dǎo)體層；其中，所述第二方向?yàn)樵礃O指向漏極的方向；所述子p型半導(dǎo)體層的占用比的范圍為大于0%且小于100%。

21、進(jìn)一步的，對(duì)所述刻蝕區(qū)域進(jìn)行等離子刻蝕包括：

22、向反應(yīng)腔室內(nèi)通入刻蝕氣體；其中，所述刻蝕氣體包括三氯化硼和氯氣；所述三氯化硼和所述氯氣的氣體流量比范圍為1：1-3：1；

23、向所述反應(yīng)腔室內(nèi)施加射頻功率，所述射頻功率用于電離所述刻蝕氣體形成等離子體，所述等離子體用于對(duì)所述刻蝕區(qū)域進(jìn)行等離子刻蝕處理；其中，所述射頻功率的范圍為10-15w。

24、進(jìn)一步的，所述方法還包括：

25、采用蒸鍍法在所述p型半導(dǎo)體層表面以及勢(shì)壘層表面沉積鈍化介質(zhì)層；

26、刻蝕所述p型半導(dǎo)體層表面的鈍化介質(zhì)層。

27、進(jìn)一步的，所述方法還包括：

28、采用電子束蒸發(fā)鍍膜法沉積法在所述p型半導(dǎo)體層上沉積肖特基金屬層，并對(duì)所述肖特基金屬層進(jìn)行均勻升溫退火處理；

29、在所述鈍化介質(zhì)層上標(biāo)記源極和漏極的生長(zhǎng)區(qū)域，對(duì)所述生長(zhǎng)區(qū)域進(jìn)行等離子刻蝕，形成空區(qū)，在所述空區(qū)內(nèi)沉積金屬層，形成源極和漏極。

30、另一方面，本發(fā)明還公開(kāi)一種混合柵極高電子遷移率晶體管的測(cè)試方法，所述方法包括：

31、對(duì)hemt進(jìn)行探針操作；

32、收集所述hemt的電氣信號(hào)；

33、對(duì)所述電氣信號(hào)進(jìn)行分析處理，獲得不同高電子遷移率晶體管的電氣測(cè)試曲線；

34、根據(jù)所述電氣測(cè)試曲線判斷所述hemt是否能在常關(guān)態(tài)和常開(kāi)態(tài)之間實(shí)現(xiàn)柵極可調(diào)控。

35、相比于現(xiàn)有技術(shù)，本發(fā)明至少具有以下有益效果：

36、通過(guò)將p型半導(dǎo)體層設(shè)計(jì)為沿水平方向（第二方向）排列的多個(gè)具有不同占用比的子p型半導(dǎo)體層，可靈活調(diào)控器件各區(qū)域的閾值電壓（vth），實(shí)現(xiàn)同一片gan器件上增強(qiáng)型（e-mode）和耗盡型（d-mode）hemt的集成。該設(shè)計(jì)無(wú)需引入額外工藝步驟，兼容現(xiàn)有g(shù)an平臺(tái)，制程簡(jiǎn)單，vth調(diào)控精度高，有效降低柵漏電流并提升器件的可靠性和高壓承受能力，特別適合大功率、高頻和高集成度應(yīng)用。

技術(shù)特征：

1.混合柵極高電子遷移率晶體管，其特征在于，包括：

2.如權(quán)利要求1所述的混合柵極高電子遷移率晶體管，其特征在于，所述占用比為：

3.如權(quán)利要求1所述的混合柵極高電子遷移率晶體管，其特征在于，所述子p型半導(dǎo)體層中包括多個(gè)沿第二方向上等距排列的子p型半導(dǎo)體層島，其中，所述子p型半導(dǎo)體層的占用比的范圍為大于0%且小于100%。

4.如權(quán)利要求1所述的混合柵極高電子遷移率晶體管，其特征在于，所述p型半導(dǎo)體層中包括占用比為0%的子p型半導(dǎo)體層、占用比為75%的子p型半導(dǎo)體層、占用比為50%的子p型半導(dǎo)體層和/或占用比為100%的子p型半導(dǎo)體層。

5.如權(quán)利要求1所述的混合柵極高電子遷移率晶體管，其特征在于，還包括：鈍化電解質(zhì)層以及肖特基金屬層；

6.一種混合柵極高電子遷移率晶體管制備方法，其特征在于，所述方法包括：

7.如權(quán)利要求6所述的混合柵極高電子遷移率晶體管制備方法，其特征在于，對(duì)所述刻蝕區(qū)域進(jìn)行等離子刻蝕包括：

8.如權(quán)利要求7所述的混合柵極高電子遷移率晶體管制備方法，其特征在于，所述方法還包括：

9.如權(quán)利要求8所述的混合柵極高電子遷移率晶體管制備方法，其特征在于，所述方法還包括：

10.一種混合柵極高電子遷移率晶體管的測(cè)試方法，其特征在于，所述測(cè)試方法包括：

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種混合柵極高電子遷移率晶體管、制備方法與其測(cè)試方法。所述晶體管可配置為耗盡模式或增強(qiáng)模式，柵極結(jié)構(gòu)由不同比例的p?GaN半導(dǎo)體層組成。制備過(guò)程中采用電感耦合等離子體反應(yīng)離子蝕刻技術(shù)，保護(hù)柵極結(jié)構(gòu)并減少缺陷。器件工作時(shí)，通過(guò)向柵極施加驅(qū)動(dòng)電壓，在源極和漏極偏壓下調(diào)控p?GaN/AlGaN/GaN異質(zhì)結(jié)內(nèi)建電場(chǎng)，耗盡柵極下方的二維電子氣，且耗盡程度隨p?GaN比例變化。施加正偏壓可恢復(fù)二維電子氣。整個(gè)制備工藝嚴(yán)格遵循標(biāo)準(zhǔn)氮化鎵技術(shù)流程，無(wú)需額外修改。該設(shè)計(jì)可有效降低柵極漏電，提供穩(wěn)定且可調(diào)的閾值電壓，并通過(guò)調(diào)節(jié)p?GaN比例實(shí)現(xiàn)器件常開(kāi)與常關(guān)狀態(tài)的靈活調(diào)控。

技術(shù)研發(fā)人員：唐曦,林鳳萍,劉曉宇,唐高飛
受保護(hù)的技術(shù)使用者：安徽大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/22