本發(fā)明涉及eda(電子設(shè)計(jì)自動(dòng)化electronic?design?automation)領(lǐng)域，尤其涉及一種基于強(qiáng)化學(xué)習(xí)算法的模擬ic網(wǎng)表版圖協(xié)同優(yōu)化方法。

背景技術(shù)：

1、隨著集成電路技術(shù)的迅猛發(fā)展，模擬ic(集成電路)在通信、醫(yī)療、汽車電子和消費(fèi)電子等領(lǐng)域的核心地位日益凸顯。模擬ic的性能往往直接決定了整個(gè)系統(tǒng)的質(zhì)量和可靠性，因此其設(shè)計(jì)過程對(duì)參數(shù)優(yōu)化的精度和效率有著極高要求。傳統(tǒng)的模擬ic設(shè)計(jì)流程中，電路尺寸的生成和優(yōu)化主要依賴于設(shè)計(jì)工程師的經(jīng)驗(yàn)或基于啟發(fā)式的算法。然而，經(jīng)驗(yàn)驅(qū)動(dòng)的優(yōu)化方法不僅需要設(shè)計(jì)者具備豐富的專業(yè)知識(shí)和實(shí)踐經(jīng)驗(yàn)，還容易受到人為因素的影響，存在主觀性強(qiáng)、重復(fù)性低和難以大規(guī)模推廣的缺點(diǎn)。而啟發(fā)式算法雖然能夠?qū)崿F(xiàn)一定程度的參數(shù)優(yōu)化，但其本質(zhì)是基于局部搜索的規(guī)則預(yù)設(shè)，缺乏全局性視野，對(duì)于復(fù)雜多目標(biāo)優(yōu)化任務(wù)的處理能力較為有限。在深亞微米工藝節(jié)點(diǎn)下，器件的非線性效應(yīng)和寄生參數(shù)進(jìn)一步增加了設(shè)計(jì)難度，使得傳統(tǒng)方法在優(yōu)化效率和優(yōu)化效果上面臨重大瓶頸，難以滿足現(xiàn)代模擬ic對(duì)高性能、高精度設(shè)計(jì)的需求。

2、與此同時(shí)，隨著機(jī)器學(xué)習(xí)和人工智能技術(shù)的發(fā)展，大量基于數(shù)據(jù)驅(qū)動(dòng)的電路設(shè)計(jì)與優(yōu)化方法得以興起。然而，這類方法的前提是需要大量高質(zhì)量的標(biāo)注數(shù)據(jù)作為訓(xùn)練集，而模擬ic版圖和網(wǎng)表之間的強(qiáng)關(guān)聯(lián)性和復(fù)雜性，使得人工標(biāo)注成為極其耗時(shí)且易錯(cuò)的過程，不僅效率低下，而且可能引入人為差異，影響模型的訓(xùn)練效果。特別是在布局布線協(xié)同設(shè)計(jì)中，器件的坐標(biāo)、尺寸和關(guān)聯(lián)信息標(biāo)注往往涉及多個(gè)層次和多種數(shù)據(jù)類型，單靠人工完成這些任務(wù)難以滿足實(shí)際生產(chǎn)需求。因此，如何在電路優(yōu)化中有效結(jié)合智能算法，同時(shí)開發(fā)高效的版圖網(wǎng)表數(shù)據(jù)標(biāo)注方法，實(shí)現(xiàn)高性能的參數(shù)優(yōu)化和大規(guī)模數(shù)據(jù)集的快速生成，成為當(dāng)前模擬ic設(shè)計(jì)領(lǐng)域亟需解決的關(guān)鍵問題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明主要目的在于提供一種基于強(qiáng)化學(xué)習(xí)算法的模擬ic網(wǎng)表版圖協(xié)同優(yōu)化方法及系統(tǒng)，提高電路優(yōu)化的效率和性能，同時(shí)減少對(duì)人工參與的依賴，顯著縮短設(shè)計(jì)周期。

2、本發(fā)明所采用的技術(shù)方案是：

3、提供一種基于強(qiáng)化學(xué)習(xí)算法的模擬ic網(wǎng)表版圖協(xié)同優(yōu)化方法，其特征在于，包括以下步驟：

4、選擇指定類型的ic電路，使用開源電路原理圖編輯器生成并導(dǎo)出模擬ic的初始網(wǎng)表；

5、將模擬ic的初始網(wǎng)表輸入預(yù)先搭建的仿真平臺(tái)中，并將網(wǎng)表仿真結(jié)果輸入預(yù)先構(gòu)建的強(qiáng)化學(xué)習(xí)智能體中，該強(qiáng)化學(xué)習(xí)智能體的獎(jiǎng)勵(lì)函數(shù)與模擬ic的性能指標(biāo)關(guān)聯(lián)；

6、根據(jù)模擬ic的初始網(wǎng)表生成模擬ic電路版圖，并通過仿真平臺(tái)進(jìn)行仿真，將版圖仿真結(jié)果輸入到強(qiáng)化學(xué)習(xí)智能體中；

7、強(qiáng)化學(xué)習(xí)智能體基于預(yù)先構(gòu)建的模擬ic網(wǎng)表多邊異構(gòu)圖，搭建圖神經(jīng)網(wǎng)絡(luò)執(zhí)行優(yōu)化任務(wù)，生成優(yōu)化后的模擬ic的網(wǎng)表并發(fā)送給仿真平臺(tái)；其中模擬ic網(wǎng)表多邊異構(gòu)圖構(gòu)建過程為：根據(jù)模擬ic的初始網(wǎng)表定義異構(gòu)圖不同類型的節(jié)點(diǎn)，并根據(jù)不同的節(jié)點(diǎn)類型提取相應(yīng)的節(jié)點(diǎn)特征，生成模擬ic網(wǎng)表異構(gòu)圖的節(jié)點(diǎn)、節(jié)點(diǎn)特征矩陣及邊類型矩陣，最終生成基于信號(hào)流識(shí)別的模擬ic網(wǎng)表多邊異構(gòu)圖；

8、根據(jù)優(yōu)化后的模擬ic的網(wǎng)表生成新的模擬ic電路版圖，仿真平臺(tái)對(duì)優(yōu)化后的模擬ic的網(wǎng)表和新的模擬ic電路版圖均進(jìn)行仿真，將生成的新的仿真結(jié)果再輸出到強(qiáng)化學(xué)習(xí)智能體以對(duì)模擬ic電路版圖進(jìn)一步優(yōu)化；

9、強(qiáng)化學(xué)習(xí)智能體與仿真平臺(tái)持續(xù)交互優(yōu)化，直至得到滿足性能指標(biāo)的最終參數(shù)組合，并輸出優(yōu)化后的電路參數(shù)及對(duì)應(yīng)網(wǎng)表文件，用于后續(xù)設(shè)計(jì)與制造。

10、接上述技術(shù)方案，具體根據(jù)性能指標(biāo)確定優(yōu)化目標(biāo)，并結(jié)合約束條件，將兩者轉(zhuǎn)化為相應(yīng)參數(shù)，并與強(qiáng)化學(xué)習(xí)智能體的獎(jiǎng)勵(lì)函數(shù)進(jìn)行關(guān)聯(lián)；其中，性能指標(biāo)包括增益、帶寬、相位裕度和共模抑制比，約束條件包括特定的功耗、面積和尺寸。

11、接上述技術(shù)方案，在搭建仿真平臺(tái)時(shí)，同時(shí)進(jìn)行仿真環(huán)境設(shè)置，包括仿真模式、仿真溫度、仿真參數(shù)及仿真輸出項(xiàng)單位。

12、接上述技術(shù)方案，模擬ic電路版圖具體基于啟發(fā)式算法生成，包括模擬退火布局算法和a*布線算法，在布局階段，通過模擬退火算法和布局樹來進(jìn)行布局優(yōu)化；在布線階段，基于a*算法進(jìn)行路徑搜索，通過逐步探索路徑并選擇代價(jià)最低的路徑，最終生成器件間的連線方案。

13、接上述技術(shù)方案，a*布線算法還具體根據(jù)布線的復(fù)雜度動(dòng)態(tài)調(diào)整策略，避免路徑的交叉和阻塞，優(yōu)化整個(gè)版圖的信號(hào)傳輸質(zhì)量和布局密度。

14、接上述技術(shù)方案，強(qiáng)化學(xué)習(xí)智能體具體通過與仿真平臺(tái)的反復(fù)交互，利用actor網(wǎng)絡(luò)輸出電路參數(shù)策略分布，利用critic網(wǎng)絡(luò)評(píng)估策略質(zhì)量，并結(jié)合隨機(jī)探索和目標(biāo)導(dǎo)向優(yōu)化策略，不斷調(diào)整網(wǎng)絡(luò)權(quán)重，逐步收斂到最優(yōu)參數(shù)。

15、接上述技術(shù)方案，異構(gòu)圖的節(jié)點(diǎn)類型包括表示mosfet晶體管的m節(jié)點(diǎn)、表示電容的c節(jié)點(diǎn)、表示電壓的v節(jié)點(diǎn)，對(duì)不同類型的節(jié)點(diǎn)提取不同參數(shù)作為節(jié)點(diǎn)特征。

16、接上述技術(shù)方案，具體對(duì)模擬ic電路版圖中的晶體管尺寸進(jìn)行優(yōu)化。

17、本發(fā)明還提供一種基于強(qiáng)化學(xué)習(xí)算法的模擬ic網(wǎng)表版圖協(xié)同優(yōu)化系統(tǒng)，包括：

18、開源電路原理圖編輯器，用于根據(jù)選擇的指定類型ic電路，生成并導(dǎo)出模擬ic的網(wǎng)表；

19、模擬ic電路版圖生成器，用于根據(jù)模擬ic的網(wǎng)表生成模擬ic電路版圖；

20、模擬ic網(wǎng)表多邊異構(gòu)圖生成器，用于根據(jù)模擬ic的網(wǎng)表定義異構(gòu)圖不同類型的節(jié)點(diǎn)，并根據(jù)不同的節(jié)點(diǎn)類型提取相應(yīng)的節(jié)點(diǎn)特征，生成模擬ic網(wǎng)表異構(gòu)圖的節(jié)點(diǎn)、節(jié)點(diǎn)特征矩陣及邊類型矩陣，最終生成基于信號(hào)流識(shí)別的模擬ic網(wǎng)表多邊異構(gòu)圖；

21、仿真器，用于預(yù)先搭建仿真平臺(tái)并進(jìn)行仿真驗(yàn)證，具體對(duì)模擬ic的網(wǎng)表進(jìn)行仿真驗(yàn)證，生成網(wǎng)表仿真結(jié)果，并對(duì)模擬ic電路版圖進(jìn)行仿真驗(yàn)證，生成版圖仿真結(jié)果；且仿真器將仿真結(jié)果均輸入到優(yōu)化模塊中；

22、優(yōu)化模塊，用于預(yù)先構(gòu)建強(qiáng)化學(xué)習(xí)智能體，該強(qiáng)化學(xué)習(xí)智能體的獎(jiǎng)勵(lì)函數(shù)與模擬ic的性能指標(biāo)關(guān)聯(lián)；該強(qiáng)化學(xué)習(xí)智能體根據(jù)獲取的網(wǎng)表仿真結(jié)果和版圖仿真結(jié)果，強(qiáng)化學(xué)習(xí)智能體基于預(yù)先構(gòu)建的模擬ic網(wǎng)表多邊異構(gòu)圖，搭建圖神經(jīng)網(wǎng)絡(luò)執(zhí)行優(yōu)化任務(wù)，生成優(yōu)化后的模擬ic的參數(shù)和相應(yīng)網(wǎng)表文件；強(qiáng)化學(xué)習(xí)智能體與仿真平臺(tái)持續(xù)交互優(yōu)化，直至得到滿足性能指標(biāo)的最終參數(shù)組合，并輸出優(yōu)化后的電路參數(shù)及對(duì)應(yīng)網(wǎng)表文件，用于后續(xù)設(shè)計(jì)與制造。

23、接上述技術(shù)方案，模擬ic電路版圖生成器具體基于啟發(fā)式算法生成模擬ic電路版圖，啟發(fā)式算法包括模擬退火布局算法和a*布線算法，在布局階段，通過模擬退火算法和布局樹來進(jìn)行布局優(yōu)化；在布線階段，基于a*算法進(jìn)行路徑搜索，通過逐步探索路徑并選擇代價(jià)最低的路徑，最終生成器件間的連線方案。

24、本發(fā)明還提供一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，其內(nèi)存儲(chǔ)有可被處理器執(zhí)行的計(jì)算機(jī)程序，該計(jì)算機(jī)程序執(zhí)行上述技術(shù)方案所述的基于強(qiáng)化學(xué)習(xí)算法的模擬ic網(wǎng)表版圖協(xié)同優(yōu)化方法。

25、本發(fā)明產(chǎn)生的有益效果是：本發(fā)明通過引入基于強(qiáng)化學(xué)習(xí)智能體的對(duì)生成的模擬ic電路版圖進(jìn)行優(yōu)化，不依賴于人工經(jīng)驗(yàn)和預(yù)設(shè)規(guī)則，能夠在多目標(biāo)、多約束的復(fù)雜優(yōu)化場(chǎng)景下實(shí)現(xiàn)高效的版圖優(yōu)化；且通過對(duì)網(wǎng)表和版圖的兩次仿真，仿真結(jié)果作為強(qiáng)化學(xué)習(xí)智能體所得到反饋的組成部分，仿真平臺(tái)與強(qiáng)化學(xué)習(xí)智能體動(dòng)態(tài)交互，不斷優(yōu)化版圖，縮小兩個(gè)仿真結(jié)果之間的差異，從而協(xié)同優(yōu)化提高了電路設(shè)計(jì)的集成度和性能，確保電路版圖在滿足工藝約束的同時(shí)，能夠有效降低布線復(fù)雜度和功耗，減少寄生效應(yīng)對(duì)芯片性能的影響。

26、進(jìn)一步地，通過多端器件節(jié)點(diǎn)和信號(hào)流識(shí)別構(gòu)建異構(gòu)圖，準(zhǔn)確捕捉電路拓?fù)涮匦院托盘?hào)傳遞規(guī)律，有效提升了優(yōu)化算法對(duì)電路性能的預(yù)測(cè)能力和收斂速度；強(qiáng)化學(xué)習(xí)智能體通過與仿真平臺(tái)的動(dòng)態(tài)交互，不斷更新和優(yōu)化策略網(wǎng)絡(luò)與評(píng)價(jià)網(wǎng)絡(luò)的權(quán)重，能夠自動(dòng)學(xué)習(xí)適用于不同電路拓?fù)浜托阅芤蟮淖顑?yōu)設(shè)計(jì)參數(shù)。

27、進(jìn)一步地，本發(fā)明在電路版圖生成方面也具有顯著優(yōu)勢(shì)。基于強(qiáng)化學(xué)習(xí)的布局與布線優(yōu)化策略，不僅能夠自動(dòng)優(yōu)化電路尺寸，還能夠生成與尺寸優(yōu)化相匹配的電路版圖。在布局階段，采用模擬退火算法優(yōu)化器件的位置，確保器件間的最小間距和合理布局；在布線階段，使用a*算法優(yōu)化連線路徑，確保信號(hào)傳輸?shù)母咝院蜏p少信號(hào)干擾。相比傳統(tǒng)的啟發(fā)式方法，本發(fā)明具備更強(qiáng)的全局搜索能力和泛化能力，大幅提高了電路優(yōu)化的效率和性能，同時(shí)減少了對(duì)人工參與的依賴，顯著縮短了設(shè)計(jì)周期，為模擬ic電路設(shè)計(jì)提供了一種高效、智能化的優(yōu)化解決方案。

28、當(dāng)然，實(shí)施本發(fā)明的任一產(chǎn)品并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。