本技術涉及板卡測試，具體而言，涉及一種板卡的測試方法及裝置、系統(tǒng)、設備、介質(zhì)、程序產(chǎn)品。

背景技術：

1、服務器通常會搭載板卡，在板卡上設置有處理器。伴隨著處理器的算力提升，板卡的功率也隨之提升，給板卡供電設計帶來了較大的挑戰(zhàn)。目前針對板卡的測試通常只涉及板卡是否能達到預期的功率，沒有關注板卡的供電設計是否滿足實際使用場景。

技術實現(xiàn)思路

1、本技術實施例的目的在于提供一種板卡的測試方法及裝置、系統(tǒng)、設備、介質(zhì)、程序產(chǎn)品，用以解決相關技術存在著的，無法評估板卡實際使用過程中，板卡供電設計是否滿足實際使用場景的問題。

2、本技術實施例提供了一種板卡的測試方法，所述板卡上設置有被測處理器，方法包括：獲取目標負載；其中，所述目標負載為使得被測處理器處理過程中功率能夠達到額定功率的負載；每間隔第一預設時長向所述被測處理器下發(fā)所述目標負載，直至測試時長達到第二預設時長；所述測試時長為第一次下發(fā)所述目標負載的時刻到當前時刻之間的時長；獲取所述被測處理器的運行情況，并根據(jù)所述運行情況確定所述被測處理器所處板卡是否正常運行負載；所述運行情況包括所述被測處理器處理所述目標負載的執(zhí)行結(jié)果和/或所述被測處理器所處板卡的板卡功率。

3、在上述實施方式中，考慮到在實際使用過程中，板卡上的處理器不會只處理一次任務，也不會一直處理某個任務。即被測處理器處理負載是間歇性的。通過在第二預設時長內(nèi)，每間隔第一預設時長向被測處理器下發(fā)目標負載，能夠模擬被測處理器在真實使用場景下的運行情況，進而根據(jù)運行情況能夠評估實際使用時，板卡上的處理器是否能正常運行。考慮到處理器在處理負載時需要板卡提供相適應的供電，若板卡上的處理器不能正確執(zhí)行目標負載或板卡上的處理器運行時板卡功率與預期不相符，那么板卡供電設計可能會存在問題。通過模擬被測處理器在真實使用場景下的運行情況，能夠測試出板卡供電設計是否滿足實際使用場景。

4、進一步的，獲取目標負載，包括：獲取所述被測處理器的型號；在預設的關聯(lián)關系中查找所述型號對應的負載類型，以及所述負載類型對應的最小的負載維度；所述關聯(lián)關系記載了型號、負載類型、最小的負載維度之間的對應關系；其中，所述負載維度用于描述負載的尺寸；向所述被測處理器下發(fā)備選負載；所述備選負載為：屬于所述負載類型，且具有所述負載類型的最小的所述負載維度的負載；獲取所述被測處理器處理所述備選負載時的實際功率；若所述實際功率小于所述額定功率，增大所述負載維度，獲得備選負載維度，向所述被測處理器下發(fā)屬于所述負載類型且具有所述備選負載維度的新的備選負載；重復前述過程，直至所述實際功率大于等于所述額定功率；所述實際功率大于等于所述額定功率時的備選負載為所述目標負載。

5、在上述實施方式中，考慮到不同類型的處理器能夠帶動的負載類型是不同的，且由于不同類型的處理器的性能不同，其能帶動的負載的尺寸也是不同的。通過獲取被測處理器的型號對應的負載類型和負載類型對應的最小的負載維度，可以便于獲取到被測處理器能夠處理的負載。通過不斷增大負載的負載維度，能夠便于獲取到使被測處理器達到額定功率的最小負載。

6、進一步的，增大所述負載維度，獲得備選負載維度，包括：獲取當前的所述負載維度；計算當前的所述負載維度與預設維度之和作為備選負載維度。

7、在上述實施方式中，通過直接將負載維度與預設維度相加的方式獲得備選負載維度，運算簡單，能夠便捷的增大負載維度。

8、進一步的，每間隔第一預設時長向所述被測處理器下發(fā)所述目標負載，直至測試時長達到第二預設時長，包括：重復執(zhí)行第一測試策略，直至測試時長達到第二預設時長；所述第一測試策略包括：向所述被測處理器下發(fā)第一預設個數(shù)的目標負載，等待所述被測處理器處理完所述第一預設個數(shù)的所述目標負載后，等待第三預設時長；所述第三預設時長等于所述被測處理器處理完第一預設個數(shù)的目標負載的時長；相應的，所述第一預設時長等于所述第三預設時長與所述被測處理器處理完第一預設個數(shù)的目標負載的時長之和。

9、在上述實施方式中，通過每隔第一預設時長向板卡上的處理器下發(fā)一個目標負載，能夠模擬實際使用過程中，板卡上的處理器不斷的接收并處理任務的使用場景，以便于確定在板卡上的處理器不斷的接收并處理任務的使用場景下，板卡供電設計是否合理。

10、進一步的，每間隔第一預設時長向所述被測處理器下發(fā)所述目標負載，直至測試時長達到第二預設時長，包括：重復執(zhí)行第二測試策略，直至測試時長達到第二預設時長；所述第二測試策略包括：獲取第一隨機數(shù)n，向所述被測處理器下發(fā)n個目標負載；等待所述被測處理器處理完n個目標負載后，等待第四預設時長；所述第四預設時長等于所述被測處理器處理完n個目標負載的時長；相應的，所述第一預設時長等于所述第四預設時長與所述被測處理器處理完n個目標負載的時長之和。

11、在上述實施方式中，通過在第二預設時長內(nèi)的每輪次數(shù)中均改變下發(fā)的目標負載的個數(shù)，能夠模擬實際使用過程中，板卡上的處理器在不同時刻需要處理不同數(shù)量的任務的使用場景，以便于確定板卡上的處理器在接收處理量變動較大的使用場景下，板卡供電設計是否合理。

12、進一步的，每間隔第一預設時長向所述被測處理器下發(fā)所述目標負載，直至測試時長達到第二預設時長，包括：重復執(zhí)行第三測試策略，直至測試時長達到第二預設時長；所述第三測試策略包括：獲取第二隨機數(shù)m和隨機時長，向所述被測處理器下發(fā)m個目標負載；等待所述被測處理器處理完m個目標負載后，等待所述隨機時長；相應的，所述第一預設時長等于所述隨機時長與所述被測處理器處理完m個目標負載的時長之和。

13、在上述實施方式中，通過在第二預設時長內(nèi)的每輪次數(shù)中均改變下發(fā)的目標負載的個數(shù)，同時改變每一次處理完目標負載的等待時長，能夠模擬不定時且不定量下發(fā)任務給板卡上的處理器進行處理的使用場景，以便于確定板卡上的處理器在不定時且不定量收到任務的情況下，板卡供電設計是否合理。

14、進一步的，所述隨機時長通過以下方式獲得：獲取第三隨機數(shù)k；根據(jù)所述k和所述被測處理器處理完m個目標負載的時長確定所述隨機時長。

15、在上述實施方式中，通過利用第三隨機數(shù)來調(diào)整被測處理器處理完m個目標負載的時長，計算簡單，能夠便捷的獲得隨機時長。

16、進一步的，所述運行情況包括所述被測處理器處理所述目標負載的執(zhí)行結(jié)果和所述被測處理器所處板卡的板卡功率；根據(jù)運行情況確定所述被測處理器所處板卡是否正常運行負載，包括：在所述執(zhí)行結(jié)果表征正確且所述板卡功率正常的情況下，確定所述被測處理器所處板卡正常運行負載；否則，確定所述被測處理器所處板卡異常運行負載。

17、在上述實施方式中，通過校驗處理器處理目標負載的執(zhí)行結(jié)果是否正確，能夠反應處理器是否能夠正常運行。同時，通過板卡功率是否正常，能夠反應出處理器運行時產(chǎn)生的功率是否達到期望板卡實現(xiàn)的功率。結(jié)合處理器處理目標負載的執(zhí)行結(jié)果和板卡功率能夠更完善且準確的反應出板卡供電設計是否合理。

18、進一步的，所述運行情況包括所述被測處理器所處板卡的板卡功率；根據(jù)運行情況確定所述被測處理器所處板卡是否正常運行負載，包括：在所述板卡功率與預設功率之間的差值位于預設范圍的情況下，確定所述被測處理器所處板卡正常運行負載；否則，確定所述被測處理器所處板卡異常運行負載；所述預設功率等于所述額定功率的一半。

19、在上述實施例中，通過板卡功率是否正常，能夠反應出處理器運行時產(chǎn)生的功率是否達到期望板卡實現(xiàn)的功率設計，進而能夠反應出板卡供電設計是否合理。

20、進一步的，所述運行情況包括所述被測處理器處理所述目標負載的執(zhí)行結(jié)果；根據(jù)運行情況確定所述被測處理器所處板卡是否正常運行負載，包括：在所述執(zhí)行結(jié)果表征正確的情況下，確定所述被測處理器所處板卡正常運行負載；否則，確定所述被測處理器所處板卡異常運行負載。

21、在上述實施例中，通過校驗處理器處理目標負載的執(zhí)行結(jié)果是否正確，能夠反應處理器是否能夠正常運行，進而能夠反應出板卡供電設計是否會導致處理器存在問題。

22、本技術實施例提供了一種測試系統(tǒng)，包括：主控處理器，與板卡連接；所述主控處理器用于獲取目標負載；每間隔第一預設時長向被測處理器下發(fā)所述目標負載，直至測試時長達到第二預設時長；其中，所述目標負載為使得被測處理器處理過程中功率能夠達到額定功率的負載；所述測試時長為第一次下發(fā)所述目標負載的時刻到當前時刻之間的時長；獲取所述被測處理器的運行情況，并根據(jù)所述運行情況確定所述被測處理器所處板卡是否正常運行負載；所述運行情況包括所述被測處理器處理所述目標負載的執(zhí)行結(jié)果和/或所述被測處理器所處板卡的板卡功率；所述板卡上設置的被測處理器，用于接收所述主控處理器下發(fā)的所述目標負載，處理所述目標負載，獲得處理所述目標負載的執(zhí)行結(jié)果，向所述主控處理器發(fā)送所述執(zhí)行結(jié)果。

23、本技術實施例提供了一種電子設備，包括主控處理器、板卡和存儲器，所述存儲器存儲有能夠被所述主控處理器執(zhí)行的計算機可執(zhí)行指令，所述板卡上設置有主控處理器，所述主控處理器執(zhí)行所述計算機可執(zhí)行指令以實現(xiàn)上述的板卡的測試方法。

24、本技術實施例提供了一種存儲介質(zhì)，所述存儲介質(zhì)存儲有計算機可執(zhí)行指令，所述計算機可執(zhí)行指令在被主控處理器調(diào)用和執(zhí)行時，所述計算機可執(zhí)行指令使得主控處理器實現(xiàn)上述的板卡的測試方法。

25、本技術實施例提供了一種計算機程序產(chǎn)品，所述計算機程序產(chǎn)品包括計算機程序，所述計算機程序被主控處理器執(zhí)行時實現(xiàn)上述的板卡的測試方法。

26、以上的總體描述和下文中的描述僅是示例性和解釋性的，不用于限制本技術。