本公開一般涉及存儲器裝置和存儲器系統(tǒng)。

背景技術(shù)：

1、半導(dǎo)體行業(yè)受對生產(chǎn)更小且更快的芯片的需求驅(qū)動。存儲器裝置和系統(tǒng)的制造商也在推動改進縮放技術(shù)。動態(tài)隨機存取存儲器(dram)是在計算機系統(tǒng)中廣泛使用的常見類型的存儲器裝置。主流dram架構(gòu)多年來一直使用8f2單元設(shè)計和6f2單元設(shè)計，并且現(xiàn)在正處于向4f2單元設(shè)計轉(zhuǎn)變的過程中。dram裝置的縮放面臨許多挑戰(zhàn)。例如，制造工藝已經(jīng)從18納米(nm)工藝和15nm工藝發(fā)展到10nm工藝。然而，芯片中的存儲器單元的增加的密度以及行錘效應(yīng)可能造成干擾錯誤。因此，需要用于減輕這些問題并改進dram裝置的縮放的先進技術(shù)。

技術(shù)實現(xiàn)思路

1、本公開涉及存儲器裝置和存儲器系統(tǒng)。示例性存儲器裝置包括存儲器單元的陣列以及外圍電路。存儲器單元的陣列中的每個存儲器單元包括第一豎直晶體管以及在第一方向上耦合到第一豎直晶體管的存儲結(jié)構(gòu)。外圍電路在垂直于第一方向的第二方向上與存儲器單元的陣列相鄰。外圍電路包括第二豎直晶體管，第二豎直晶體管通過存儲器單元的陣列中的一個存儲器單元的第一豎直晶體管耦合到存儲器單元的陣列中的該存儲器單元。

2、盡管一般被描述為體現(xiàn)在處理和轉(zhuǎn)換相應(yīng)數(shù)據(jù)的有形介質(zhì)上的由計算機實施的軟件，但是各方面中的一些或全部方面可以是由計算機實施的方法，或者被進一步包括在用于執(zhí)行這種所描述功能性的相應(yīng)的系統(tǒng)或其他裝置中。在附圖和以下的描述中闡述了本公開的這些方面和其他方面以及實施方式的細節(jié)。根據(jù)描述、附圖和權(quán)利要求，本公開的其他特征、目的和優(yōu)點將變得顯而易見。

技術(shù)特征：

1.一種半導(dǎo)體裝置，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中，

5.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，在所述第一方向上，所述第一半導(dǎo)體主體的長度不同于所述第二半導(dǎo)體主體的長度。

6.根據(jù)權(quán)利要求1-5中的任一項所述的半導(dǎo)體裝置，還包括：存儲器單元的第二陣列，每個所述存儲器單元包括第三豎直晶體管，其中，所述第一外圍電路設(shè)置在所述存儲器單元的第一陣列與所述存儲器單元的第二陣列之間。

7.根據(jù)權(quán)利要求1-6中的任一項所述的半導(dǎo)體裝置，其中，所述第一外圍電路包括感測放大器的至少一部分，所述感測放大器包括鎖存電路，并且所述鎖存電路包括所述第二豎直晶體管。

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，還包括：耦合到所述存儲器單元的第一陣列的第一位線，其中，所述存儲器單元的第一陣列中的一行通過所述存儲器單元的第一陣列中的所述行中的每個存儲器單元中的所述第一豎直晶體管耦合到所述第一位線，并且所述第二豎直晶體管耦合到所述第一位線。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，還包括：耦合到所述存儲器單元的第二陣列的第二位線，其中，所述存儲器單元的第二陣列中的一行通過所述存儲器單元的第二陣列中的所述行中的每個存儲器單元中的所述第三豎直晶體管耦合到所述第二位線。

10.根據(jù)權(quán)利要求1-9中的任一項所述的半導(dǎo)體裝置，其中，所述第一外圍電路還包括位于所述鎖存電路中的與所述第二豎直晶體管類型不同的第四豎直晶體管，并且所述第二豎直晶體管和所述第四豎直晶體管耦合到所述第一位線。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述鎖存電路還包括耦合到所述第二豎直晶體管的第五豎直晶體管以及耦合到所述第四豎直晶體管的第六豎直晶體管，其中，所述第五豎直晶體管和所述第六豎直晶體管耦合到所述第二位線。

12.根據(jù)權(quán)利要求1-11中的任一項所述的半導(dǎo)體裝置，還包括：第二外圍電路，所述第二外圍電路包括平面晶體管，其中，所述第二外圍電路耦合到所述存儲器單元的第一陣列以及所述第一外圍電路。

13.一種半導(dǎo)體裝置，包括：

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，還包括：存儲器單元的第二陣列，所述存儲器單元的第二陣列位于第二陣列區(qū)域中，其中，所述第一外圍電路設(shè)置在所述存儲器單元的第一陣列與所述存儲器單元的第二陣列之間。

15.一種用于形成半導(dǎo)體裝置的方法，包括：

16.根據(jù)權(quán)利要求15所述的方法，還包括：

17.根據(jù)權(quán)利要求16所述的方法，還包括：

18.根據(jù)權(quán)利要求15-17中的任一項所述的方法，還包括：

19.根據(jù)權(quán)利要求15-18中的任一項所述的方法，還包括：

20.根據(jù)權(quán)利要求15-19中的任一項所述的方法，還包括：

技術(shù)總結(jié)
本公開涉及存儲器裝置和存儲器系統(tǒng)。示例性存儲器裝置包括存儲器單元的陣列以及外圍電路。存儲器單元的陣列中的每個存儲器單元包括對應(yīng)的第一豎直晶體管以及在第一方向上耦合到對應(yīng)的第一豎直晶體管的對應(yīng)的存儲結(jié)構(gòu)。外圍電路在垂直于第一方向的第二方向上與存儲器單元的陣列相鄰。外圍電路包括耦合到對應(yīng)的存儲器單元的第一豎直晶體管的第二豎直晶體管。

技術(shù)研發(fā)人員：孫超,江寧,劉威
受保護的技術(shù)使用者：長江存儲科技有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15