本公開大體上涉及半導(dǎo)體存儲(chǔ)器裝置領(lǐng)域。更具體來(lái)說(shuō)，本公開的實(shí)施例涉及存儲(chǔ)器裝置的命令/地址接口的自適應(yīng)。

背景技術(shù)：

1、存儲(chǔ)器裝置的操作速率(包含存儲(chǔ)器裝置的數(shù)據(jù)速率)隨著時(shí)間的推移一直在增加。作為存儲(chǔ)器裝置的速度增加的副作用，由于失真而導(dǎo)致的數(shù)據(jù)錯(cuò)誤可能會(huì)增加。例如，可能發(fā)生所傳輸數(shù)據(jù)之間的符號(hào)間干擾，因?yàn)樗龇?hào)間干擾先前接收的數(shù)據(jù)會(huì)影響當(dāng)前接收的數(shù)據(jù)(例如，先前接收的數(shù)據(jù)影響及干擾隨后接收的數(shù)據(jù))。校正此干擾的一種方式是通過(guò)使用決策反饋均衡器(dfe)電路或連續(xù)時(shí)間線性均衡(ctle)電路，其可被編程以抵消(即撤銷、緩解或抵消)通道對(duì)所傳輸數(shù)據(jù)的影響。然而，存儲(chǔ)器裝置可包含多個(gè)存儲(chǔ)器芯片，且由于信號(hào)的反射在每一存儲(chǔ)器芯片的對(duì)應(yīng)輸入處排隊(duì)的方式及/或信號(hào)在操作期間(例如，跨越工藝、電壓及溫度(pvt)漂移)的動(dòng)態(tài)改變，在每一存儲(chǔ)器芯片處接收到的信號(hào)可能不同。

技術(shù)實(shí)現(xiàn)思路

1、一方面，本公開涉及一種裝置，其包括：一種裝置，其包括：接收器，其經(jīng)配置以接收信號(hào)且產(chǎn)生所述信號(hào)的輸出；及自適應(yīng)電路，其經(jīng)配置以接收所述信號(hào)且基于所述信號(hào)及所述信號(hào)的所述輸出來(lái)獲得參數(shù)的自適應(yīng)值。

2、另一方面，本公開涉及一種方法，其包括：由接收器接收信號(hào)；由所述接收器產(chǎn)生所述信號(hào)的輸出；以及由自適應(yīng)電路基于所述信號(hào)及所述信號(hào)的所述輸出來(lái)產(chǎn)生參數(shù)的自適應(yīng)值，其中所述自適應(yīng)電路經(jīng)配置以：基于所述信號(hào)與所述參數(shù)之間的第一比較來(lái)產(chǎn)生錯(cuò)誤代碼；基于所述錯(cuò)誤代碼與來(lái)自所述接收器的所述信號(hào)的所述輸出之間的第二比較來(lái)產(chǎn)生決策位；使用所述決策位來(lái)產(chǎn)生計(jì)數(shù)；以及基于所述計(jì)數(shù)來(lái)產(chǎn)生指示所述參數(shù)的地址或遞減的輸出。

3、另一方面，本公開涉及一種自適應(yīng)電路，其包括：錯(cuò)誤電路，其經(jīng)配置以基于信號(hào)與參數(shù)之間的第一比較來(lái)產(chǎn)生錯(cuò)誤代碼，其中接收器經(jīng)配置以接收所述信號(hào)且產(chǎn)生所述信號(hào)的輸出；決策電路，經(jīng)配置以基于所述錯(cuò)誤代碼與來(lái)自所述接收器的所述信號(hào)的所述輸出之間的第二比較來(lái)產(chǎn)生決策位；及決策計(jì)數(shù)器，其經(jīng)配置以使用所述決策位來(lái)產(chǎn)生計(jì)數(shù)，且基于所述計(jì)數(shù)來(lái)產(chǎn)生指示所述參數(shù)的遞增或遞減的輸出。

技術(shù)特征：

1.一種裝置，其包括：

2.根據(jù)權(quán)利要求1所述的裝置，其中所述接收器包括命令/地址接收器。

3.根據(jù)權(quán)利要求1所述的裝置，其中選擇信號(hào)用于啟用所述自適應(yīng)電路以獲得所述裝置的多個(gè)存儲(chǔ)器芯片中的存儲(chǔ)器芯片的所述參數(shù)的所述自適應(yīng)值。

4.根據(jù)權(quán)利要求1所述的裝置，其中所述自適應(yīng)電路包括：

5.根據(jù)權(quán)利要求4所述的裝置，其中所述決策電路包括and門。

6.根據(jù)權(quán)利要求4所述的裝置，其中所述自適應(yīng)電路包括額外錯(cuò)誤電路，所述額外錯(cuò)誤電路經(jīng)配置以基于所述信號(hào)與所述額外參數(shù)之間的第三比較來(lái)產(chǎn)生額外參數(shù)的額外錯(cuò)誤代碼。

7.根據(jù)權(quán)利要求6所述的裝置，其中所述自適應(yīng)電路包括選擇裝置以基于所述信號(hào)的所述輸出來(lái)選擇經(jīng)配置以輸出到所述決策電路的所述錯(cuò)誤代碼或所述額外錯(cuò)誤代碼。

8.根據(jù)權(quán)利要求4所述的裝置，其中所述自適應(yīng)電路包括經(jīng)配置以基于來(lái)自所述決策計(jì)數(shù)器的所述輸出來(lái)產(chǎn)生所述參數(shù)的經(jīng)更新值的產(chǎn)生器塊。

9.一種方法，其包括：

10.根據(jù)權(quán)利要求9所述的方法，其中所述接收器包括命令/地址接收器。

11.根據(jù)權(quán)利要求9所述的方法，其包括：

12.根據(jù)權(quán)利要求9所述的方法，其中通過(guò)使用and門來(lái)產(chǎn)生所述決策位。

13.根據(jù)權(quán)利要求9所述的方法，其中所述自適應(yīng)電路進(jìn)一步經(jīng)配置以：

14.根據(jù)權(quán)利要求13所述的方法，其中所述自適應(yīng)電路進(jìn)一步經(jīng)配置以：

15.根據(jù)權(quán)利要求9所述的方法，其中所述自適應(yīng)電路進(jìn)一步經(jīng)配置以：

16.一種自適應(yīng)電路，其包括：

17.根據(jù)權(quán)利要求16所述的自適應(yīng)電路，其中所述接收器包括命令/地址接收器。

18.根據(jù)權(quán)利要求16所述的自適應(yīng)電路，其中所述自適應(yīng)電路包括額外錯(cuò)誤電路，所述額外錯(cuò)誤電路經(jīng)配置以基于所述信號(hào)與所述額外參數(shù)之間的第三比較來(lái)產(chǎn)生額外參數(shù)的額外錯(cuò)誤代碼。

19.根據(jù)權(quán)利要求18所述的自適應(yīng)電路，其中所述自適應(yīng)電路包括選擇裝置，所述選擇裝置經(jīng)配置以基于所述信號(hào)的所述輸出來(lái)選擇所述錯(cuò)誤代碼或所述額外錯(cuò)誤代碼以將其輸出到所述決策電路以產(chǎn)生所述決策位。

20.根據(jù)權(quán)利要求16所述的自適應(yīng)電路，其中所述自適應(yīng)電路包括經(jīng)配置以基于來(lái)自所述決策計(jì)數(shù)器的所述輸出來(lái)產(chǎn)生所述參數(shù)的經(jīng)更新值的產(chǎn)生器塊。

技術(shù)總結(jié)
本公開涉及DRAM命令/地址接口的自適應(yīng)。一種決策計(jì)數(shù)器電路在自適應(yīng)電路中用于對(duì)輸入信號(hào)應(yīng)用數(shù)字平均以在操作期間獲得存儲(chǔ)器裝置的存儲(chǔ)器芯片的電路參數(shù)的自適應(yīng)設(shè)置?？蔀樗龃鎯?chǔ)器裝置中的所述存儲(chǔ)器芯片中的每一者獲得所述參數(shù)(例如，阻抗、電容、均衡參數(shù))在操作期間的個(gè)別自適應(yīng)設(shè)置。所述自適應(yīng)使得跨越溫度及電壓漂移的均衡調(diào)整成為可能。

技術(shù)研發(fā)人員：J·E·泰勒,T·M·霍利斯,E·J·斯特夫,C·李,C·G·霍盧布
受保護(hù)的技術(shù)使用者：美光科技公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/19