本公開涉及半導(dǎo)體制備領(lǐng)域，具體地，涉及一種在半導(dǎo)體元件上形成超低介電常數(shù)薄膜的方法和得到的半導(dǎo)體元件。

背景技術(shù)：

1、當(dāng)代，微電子技術(shù)也已成為整個信息產(chǎn)業(yè)的基礎(chǔ)，是體現(xiàn)國家綜合實力與經(jīng)濟發(fā)達程度的一個重要標(biāo)志。隨著集成電路技術(shù)的發(fā)展，具有高速度、高器件密度、低功耗以及低成本的芯片越來越成為超大規(guī)模集成電路制造的主要產(chǎn)品。

2、半導(dǎo)體工業(yè)界對超低介電常數(shù)薄膜(ulk，ultra?low?k)，的研究日益增多，其應(yīng)用領(lǐng)域非常廣泛，特別是在高頻器件、微處理器光纖通信器件、有機發(fā)光二極管等方面。

3、在半導(dǎo)體芯片制備過程中，后段工藝由于需求嵌入存儲單元，這會導(dǎo)致超低介電常數(shù)薄膜無法完全填充產(chǎn)生孔洞造成失效。

技術(shù)實現(xiàn)思路

1、本公開的目的是提供一種在半導(dǎo)體元件上形成超低介電常數(shù)薄膜的方法和得到的半導(dǎo)體元件。

2、為了實現(xiàn)上述目的，本公開第一方面提供在半導(dǎo)體元件上形成超低介電常數(shù)薄膜的方法，該方法包括以下步驟：

3、s1、在設(shè)置有多個存儲單元的所述半導(dǎo)體元件的表面形成第一部分超低介電常數(shù)薄膜；

4、所述第一部分超低介電常數(shù)薄膜的最大厚度與相鄰兩個所述存儲單元之間的最小距離的比值為0.5以下；

5、所述第一部分超低介電常數(shù)薄膜的最小厚度大于所述存儲單元的最大高度；

6、s2、采用等離子體轟擊法對所述第一部分超低介電常數(shù)薄膜進行擴孔處理，得到具有表面開孔的擴孔后的第一部分超低介電常數(shù)薄膜；

7、所述表面開孔的深度小于所述第一部分超低介電常數(shù)薄膜的最小厚度；

8、所述表面開孔的深寬比為1以下；

9、s3、在所述擴孔后的第一部分超低介電常數(shù)薄膜上形成第二部分超低介電常數(shù)薄膜；

10、s4、對所述第二部分超低介電常數(shù)薄膜進行化學(xué)機械平坦化處理。

11、可選地，該方法還包括：在步驟s3之前，測量所述表面開孔的深寬比，當(dāng)所述表面開孔的深寬比大于1時，交替進行步驟s1和步驟s2，直至所述表面開孔的深寬比為1以下。

12、可選地，步驟s1中，形成第一部分超低介電常數(shù)薄膜的方式包括化學(xué)氣相沉積法；

13、步驟s3中，形成第二部分超低介電常數(shù)薄膜的方式包括化學(xué)氣相沉積法

14、可選地，步驟s2中，等離子體包括惰性等離子體和氟等離子體中的一種或幾種。

15、可選地，所述第一部分超低介電常數(shù)薄膜和所述第二部分超低介電常數(shù)薄膜包括碳摻雜的二氧化硅。

16、可選地，所述第二部分超低介電常數(shù)薄膜與所述第一部分超低介電常數(shù)薄膜的總厚度的比例為(0.8-1)：1。

17、可選地，步驟s4包括：采用化學(xué)研磨機對所述第二部分超低介電常數(shù)薄膜進行所述化學(xué)機械平坦化處理。

18、可選地，該方法還包括：在步驟s4之后，對超低介電常數(shù)薄膜進行固化處理。

19、可選地，所述半導(dǎo)體元件包括層疊設(shè)置的cu層和介質(zhì)阻擋層；

20、所述多個存儲單元間隔設(shè)置于所述介質(zhì)阻擋層上。

21、本公開第二方面提供采用本公開第一方面所述的方法制備的帶有超低介電常數(shù)薄膜的半導(dǎo)體元件。

22、通過上述技術(shù)方案，本公開的方法在設(shè)置有多個存儲單元的半導(dǎo)體元件上分步形成超低介電常數(shù)薄膜，同時控制每次形成的第一部分的超低介電常數(shù)薄膜的厚度與相鄰兩個存儲單元的距離的比例，并且在每次形成第一部分超低介電常數(shù)薄膜后，對其進行擴孔處理，避免形成不利于沉積填洞的深孔，具有較小深寬比的孔洞有利于完成后續(xù)步驟的開孔填充，減少超低介電常數(shù)薄膜中的孔洞；再繼續(xù)形成第二部分超低介電常數(shù)薄膜，最后對第二部分超低介電常數(shù)薄膜進行化學(xué)機械平坦化處理；得到的超低介電常數(shù)薄膜中不帶有孔洞，具有較高的薄膜質(zhì)量和較好的性能。

23、本公開的其他特征和優(yōu)點將在隨后的具體實施方式部分予以詳細說明。

技術(shù)特征：

1.在半導(dǎo)體元件上形成超低介電常數(shù)薄膜的方法，其特征在于，該方法包括以下步驟：

2.根據(jù)權(quán)利要求1所述的方法，其中，該方法還包括：在步驟s3之前，測量所述表面開孔的深寬比，當(dāng)所述表面開孔的深寬比大于1以時，交替進行步驟s1和步驟s2，直至所述表面開孔的深寬比為1以下。

3.根據(jù)權(quán)利要求1所述的方法，其中，步驟s1中，形成第一部分超低介電常數(shù)薄膜的方式包括化學(xué)氣相沉積法；

4.根據(jù)權(quán)利要求1所述的方法，其中，步驟s2中，等離子體包括惰性等離子體和氟等離子體中的一種或幾種。

5.根據(jù)權(quán)利要求1所述的方法，其中，所述第一部分超低介電常數(shù)薄膜和所述第二部分超低介電常數(shù)薄膜包括碳摻雜的二氧化硅。

6.根據(jù)權(quán)利要求1所述的方法，其中，所述第二部分超低介電常數(shù)薄膜與所述第一部分超低介電常數(shù)薄膜的總厚度的比例為(0.8-1)：1。

7.根據(jù)權(quán)利要求1所述的方法，其中，步驟s4包括：采用化學(xué)研磨機對所述第二部分超低介電常數(shù)薄膜進行所述化學(xué)機械平坦化處理。

8.根據(jù)權(quán)利要求1所述的方法，其中，該方法還包括：在步驟s4之后，對超低介電常數(shù)薄膜進行固化處理。

9.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體元件包括層疊設(shè)置的cu層和介質(zhì)阻擋層；

10.采用權(quán)利要求1-9中任意一項所述的方法制備的帶有超低介電常數(shù)薄膜的半導(dǎo)體元件。

技術(shù)總結(jié)
本公開涉及一種在半導(dǎo)體元件上形成超低介電常數(shù)薄膜的方法和得到的半導(dǎo)體元件，本公開的方法在設(shè)置有多個存儲單元的半導(dǎo)體元件上分步形成超低介電常數(shù)薄膜，同時控制每次形成的第一部分的超低介電常數(shù)薄膜的厚度與相鄰兩個存儲單元的距離的比例，并且在每次形成第一部分超低介電常數(shù)薄膜后，對其進行擴孔處理，避免形成不利于沉積填洞的深孔，具有較小深寬比的孔洞有利于完成后續(xù)步驟的開孔填充，減少超低介電常數(shù)薄膜中的孔洞；再繼續(xù)形成第二部分超低介電常數(shù)薄膜，最后對第二部分超低介電常數(shù)薄膜進行化學(xué)機械平坦化處理；得到的超低介電常數(shù)薄膜中不帶有孔洞，具有較高的薄膜質(zhì)量和較好的性能。

技術(shù)研發(fā)人員：郭徽騰
受保護的技術(shù)使用者：成都紫光半導(dǎo)體科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15