1.一種輸出電路，包括：
一輸出開關(guān)，包含一柵極、一漏極及一阱極，該輸出開關(guān)的該漏極耦接至一外部I/O總線；
一阱控制電路，具有一阱極耦接至該輸出開關(guān)的該阱極，以維持該輸出開關(guān)的一阱電壓不低于一第一電壓及一第二電壓的較大者；以及
一柵控制電路，耦接至該輸出開關(guān)的該柵極及該漏極，并耦接至該外部I/O總線，該柵控制電路被操作以截止該輸出開關(guān)，以在以下情況時避免電流從外部I/O總線流過該輸出開關(guān)：
該輸出電路的一操作電壓未施加至該輸出開關(guān)；及
來自一外部裝置的一總線電壓是出現(xiàn)在該外部I/O總線上。
2.根據(jù)權(quán)利要求1所述的輸出電路，其中該輸出開關(guān)是被配置以供應(yīng)一數(shù)據(jù)訊號至該外部I/O總線；
該第一電壓是該輸出電路的一操作電壓減去D1；
該第二電壓是該外部I/O總線的總線電壓減去D2；
其中D1及D2各為正數(shù)值或零。
3.根據(jù)權(quán)利要求1所述的輸出電路，其中該控制電路包括：
一第一晶體管，具有一柵極以接收該外部I/O總線的總線電壓、一第一源/漏極、一第二源/漏極以接收該輸出電路的操作電壓及一阱極；以及
一第二晶體管，串聯(lián)耦接該第一晶體管，該第二晶體管具有一柵極以接收該輸出電路的操作電壓、一第一源/漏極耦接至該第一晶體管的該第一源/漏極、一第二源/漏極以接收該外部I/O總線的總線電壓及一阱極耦接至該第一晶體管的該阱極及該第一及該第二晶體管的這些第一源/漏極，以作為該阱控制電路的該阱極。
4.根據(jù)權(quán)利要求1所述的輸出電路，其中該阱控制電路包括：
一第一晶體管，具有一柵極以接收該輸出電路的操作電壓、一第一源/漏極及一第二源/漏極耦接至該柵極；
一第二晶體管，具有一柵極以接收該外部I/O總線的總線電壓、一第一源/漏極耦接至該第一晶體管的該源/漏極及一第二源/漏極耦接至該柵極； 及
一阱極，耦接至該第一及該第二晶體管的這些第一源/漏極，以作為該阱控制電路的該阱極。
5.根據(jù)權(quán)利要求1所述的輸出電路，其中該阱控制電路包括：
一第一晶體管，具有一柵極、一第一源/漏極、一第二源/漏極以接收該輸出電路的操作電壓及一阱極；及
一第二晶體管，具有一柵極耦接至該第一晶體管的該柵極及該第一晶體管的該第一源/漏極、一第一源/漏極耦接至該第一晶體管的該第一漏極、一第二源/漏極以接收該外部I/O總線的總線電壓及一阱極耦接至該第一晶體管的該阱極、該第一及該第二晶體管的這些第一源/漏極及該第一及該第二晶體管的這些柵極，以作為該阱控制電路的該阱極。
6.一種輸出電路，包括：
一輸出開關(guān)，于啟動時操作以供應(yīng)一數(shù)據(jù)訊號至一外部I/O總線，該外部I/O總線具有一總線電壓，該輸出開關(guān)包含一柵極、一漏極及一阱極；
一阱控制電路，具有一阱極耦接至該輸出開關(guān)的該阱極，以維持該輸出開關(guān)的一阱電壓不低于一第一電壓及一第二電壓的較大者；
一輸入開關(guān)，耦接至該輸出開關(guān)的該柵極；
一柵極控制電路，耦接至該輸出開關(guān)的該柵極及該漏極、該外部I/O總線及該輸入開關(guān)；
一偏壓產(chǎn)生器，耦接至該輸入開關(guān)的一柵極，以維持一偏壓大于該輸出電路的該操作電壓及該輸入開關(guān)的一閾值電壓之和；以及
一電壓放電電路，耦接至該偏壓產(chǎn)生器、該阱控制電路及該輸入開關(guān)的該柵極，以在該輸出電路的該操作電壓降低時，對該偏壓產(chǎn)生器所產(chǎn)生的該偏壓進行放電。
7.根據(jù)權(quán)利要求6所述的輸出電路，其中該第一電壓是該輸出電路的一操作電壓減去D1；
該第二電壓是該外部I/O總線的總線電壓減去D2；
其中D1及D2各為正數(shù)值或零。
8.根據(jù)權(quán)利要求6所述的輸出電路，其中該控制電路包括：
一第一晶體管，具有一柵極以接收該外部I/O總線的總線電壓、一第 一源/漏極、一第二源/漏極以接收該輸出電路的操作電壓及一阱極；以及
一第二晶體管，串聯(lián)耦接該第一晶體管，該第二晶體管具有一柵極以接收該輸出電路的操作電壓、一第一源/漏極耦接至該第一晶體管的該第一源/漏極、一第二源/漏極以接收該外部I/O總線的總線電壓及一阱極耦接至該第一晶體管的該阱極及該第一及該第二晶體管的這些第一源/漏極，以作為該阱控制電路的該阱極。
9.根據(jù)權(quán)利要求6所述的輸出電路，其中該阱控制電路包括：
一第一晶體管，具有一柵極以接收該輸出電路的操作電壓、一第一源/漏極及一第二源/漏極耦接至該柵極；
一第二晶體管，具有一柵極以接收該外部I/O總線的總線電壓、一第一源/漏極耦接至該第一晶體管的該源/漏極及一第二源/漏極耦接至該柵極；及
一阱極，耦接至該第一及該第二晶體管的這些第一源/漏極，以作為該阱控制電路的該阱極。
10.根據(jù)權(quán)利要求6所述的輸出電路，其中該阱控制電路包括：
一第一晶體管，具有一柵極、一第一源/漏極、一第二源/漏極以接收該輸出電路的操作電壓及一阱極；及
一第二晶體管，具有一柵極耦接至該第一晶體管的該柵極及該第一晶體管的該第一源/漏極、一第一源/漏極耦接至該第一晶體管的該第一源/漏極、一第二源/漏極以接收該外部I/O總線的總線電壓及一阱極耦接至該外部晶體管的該阱極、該第一及該第二晶體管的這些第一源/漏極及該第一及該第二晶體管的這些柵極，以作為該阱控制電路的該阱極。
11.一種輸出電路，包括：
一輸出開關(guān)，于啟動時操作以供應(yīng)一數(shù)據(jù)訊號至一外部I/O總線，該外部I/O總線具有一總線電壓，該輸出開關(guān)包含一柵極、一源/漏極及一阱極；
一阱控制電路，具有一阱極耦接至該輸出開關(guān)的該阱極，以維持該輸出開關(guān)的一阱電壓不低于一第一電壓及一第二電壓的較大者；
一輸入開關(guān)，耦接于該輸出開關(guān)的該源/漏極與該外部I/O總線之間，并操作以從該I/O總線與該輸出開關(guān)斷開；
一偏壓產(chǎn)生器，耦接至該輸入開關(guān)的一柵極，以維持一偏壓大于該輸出電路的該操作電壓及該輸入開關(guān)的一閾值電壓之和；以及
一電壓放電電路，耦接至該偏壓產(chǎn)生器、該阱控制電路及該輸入開關(guān)的該柵極，以在該輸出電路的該操作電壓降低時，對該偏壓產(chǎn)生器所產(chǎn)生的該偏壓進行放電。
12.根據(jù)權(quán)利要求11所述的輸出電路，其中該第一電壓是該輸出電路的一操作電壓減去D1；
該第二電壓是該外部I/O總線的總線電壓減去D2；
其中D1及D2各為正數(shù)值或零。
13.根據(jù)權(quán)利要求11所述的輸出電路，其中該控制電路包括：
一第一晶體管，具有一柵極以接收該外部I/O總線的總線電壓、一第一源/漏極、一第二源/漏極以接收該輸出電路的操作電壓及一阱極；以及
一第二晶體管，串聯(lián)耦接該第一晶體管，該第二晶體管具有一柵極以接收該輸出電路的操作電壓、一第一源/漏極耦接至該第一晶體管的該第一源/漏極、一第二源/漏極以接收該外部I/O總線的總線電壓及一阱極耦接至該第一晶體管的該阱極及該第一及該第二晶體管的這些第一源/漏極，以作為該阱控制電路的該阱極。
14.根據(jù)權(quán)利要求11所述的輸出電路，其中該阱控制電路包括：
一第一晶體管，具有一柵極以接收該輸出電路的操作電壓、一第一源/漏極及一第二源/漏極耦接至該柵極；
一第二晶體管，具有一柵極以接收該外部I/O總線的總線電壓、一第一源/漏極耦接至該第一晶體管的該源/漏極及一第二源/漏極耦接至該柵極；及
一阱極，耦接至該第一及該第二晶體管的這些第一源/漏極，以作為該阱控制電路的該阱極。
15.根據(jù)權(quán)利要求11所述的輸出電路，其中該阱控制電路包括：
一第一晶體管，具有一柵極、一第一源/漏極、一第二源/漏極以接收該輸出電路的操作電壓及一阱極；及
一第二晶體管，具有一柵極耦接至該第一晶體管的該柵極及該第一晶體管的該第一源/漏極、一第一源/漏極耦接至該第一晶體管的該第一源/漏 極、一第二源/漏極以接收該外部I/O總線的總線電壓及一阱極耦接至該第一晶體管的該阱極、該第一及該第二晶體管的這些第一源/漏極及該第一及該第二晶體管的這些柵極，以作為該阱控制電路的該阱極。