本發(fā)明涉及半導(dǎo)體制造,尤其涉及一種多納米線溝道銦鎵鋅氧薄膜晶體管及其制備方法。
背景技術(shù):
1、本發(fā)明背景技術(shù)中公開的信息僅僅旨在增加對本發(fā)明的總體背景的理解,而不必然被視為承認(rèn)或以任何形式暗示該信息構(gòu)成已經(jīng)成為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。
2、銦鎵鋅氧(in-ga-zn-o,igzo)薄膜晶體管是一種采用銦鎵鋅氧材料作為半導(dǎo)體層的薄膜晶體管,傳統(tǒng)的銦鎵鋅氧薄膜晶體管是以一層完整的銦鎵鋅氧材料薄膜作為半導(dǎo)體層的單溝道晶體管,具備高遷移率、高均勻性、低功耗以及低成本等優(yōu)點,已經(jīng)廣泛應(yīng)用于顯示技術(shù)領(lǐng)域,在垂直集成和邏輯電路領(lǐng)域也具備巨大潛力。在集成電路的發(fā)展過程中,為了提高顯示器的分辨率和幀率以及集成電路的集成度,需要對銦鎵鋅氧薄膜晶體管進(jìn)行等比例縮小,但過小的溝道長度會導(dǎo)致嚴(yán)重的短溝道效應(yīng),減弱器件的柵極調(diào)控能力,導(dǎo)致漏至勢壘降低、遷移率降低、亞閾值擺幅變大等性能退化,這種現(xiàn)象嚴(yán)重阻礙了igzo?tft在高集成度方面的應(yīng)用。
技術(shù)實現(xiàn)思路
1、有鑒于此,本發(fā)明提供了一種多納米線溝道銦鎵鋅氧薄膜晶體管及其制備方法,本發(fā)明采用多納米線溝道結(jié)構(gòu)的銦鎵鋅氧薄膜晶體管,可形成柵極三面環(huán)繞溝道結(jié)構(gòu),有利于抑制短溝道效應(yīng),同時使等效遷移率高于連續(xù)溝道器件。
2、第一方面,本發(fā)明提供了一種多納米線溝道銦鎵鋅氧薄膜晶體管,包括:
3、襯底;
4、溝道層,形成于所述襯底之上,其材質(zhì)為銦鎵鋅氧;
5、所述溝道層上沿橫向方向依次設(shè)置源電極、頂柵介質(zhì)層和漏電極,所述頂柵介質(zhì)層上設(shè)置有頂柵電極;
6、所述溝道層在其與源電極和漏電極接觸區(qū)域之外的區(qū)域設(shè)置多條間隔設(shè)置的橫向納米線溝道,所述納米線溝道的寬度為溝道層厚度的1~5倍,相鄰兩條納米線溝道的間距為納米線溝道寬度的1~3倍。
7、第二方面,本發(fā)明提供了上述多納米線溝道銦鎵鋅氧薄膜晶體管的制備方法,包括如下步驟:
8、提供襯底;
9、在所述襯底上形成溝道層;
10、在所述溝道層表面設(shè)置源電極和漏電極;然后在溝道層與源電極和漏電極接觸區(qū)域之外的區(qū)域刻蝕出多條橫向納米線溝道;
11、然后在源電極和漏電極之間的溝道層表面依次形成頂柵介質(zhì)層和頂柵電極。
12、第三方面,本發(fā)明提供了一種芯片,所述芯片包括上述多納米線溝道銦鎵鋅氧薄膜晶體管。
13、第四方面,本發(fā)明提供了一種電子設(shè)備,所述電子設(shè)備包括上述多納米線溝道銦鎵鋅氧薄膜晶體管。
14、與現(xiàn)有技術(shù)相比,本發(fā)明取得了以下有益效果:
15、本發(fā)明的多納米線溝道銦鎵鋅氧薄膜晶體管可有效提高柵控能力,提高遷移率;本發(fā)明多條橫向納米線溝道的寬度為其厚度的1~5倍,相鄰納米線溝道的間距為其寬度的1~3倍,該設(shè)計實現(xiàn)了頂柵電極對納米線溝道的三面環(huán)繞或雙柵電極對納米線的四面環(huán)繞,從而增強(qiáng)柵極對溝道的控制能力,有利于抑制短溝道效應(yīng),且等效遷移率高于單層連續(xù)溝道。
1.一種多納米線溝道銦鎵鋅氧薄膜晶體管,其特征在于,包括:
2.如權(quán)利要求1所述的多納米線溝道銦鎵鋅氧薄膜晶體管,其特征在于,所述頂柵介質(zhì)層與源電極和漏電極相隔設(shè)定距離;源電極和漏電極設(shè)置在溝道層橫向方向上的兩側(cè)。
3.如權(quán)利要求1所述的多納米線溝道銦鎵鋅氧薄膜晶體管,其特征在于,所述納米線溝道的橫向長度為10nm~6μm;所述溝道層的厚度為4~30nm;所述納米線溝道的寬度為10~50nm;相鄰兩條納米線溝道之間的間距為10~150nm。
4.如權(quán)利要求1所述的多納米線溝道銦鎵鋅氧薄膜晶體管,其特征在于,所述源電極和漏電極的材質(zhì)為銦錫氧、鎢或二者的復(fù)合材料;所述頂柵介質(zhì)層的材質(zhì)為sio2或al2o3;所述頂柵電極的材質(zhì)為鎢或銦錫氧。
5.如權(quán)利要求1所述的多納米線溝道銦鎵鋅氧薄膜晶體管,其特征在于,所述襯底的材質(zhì)為sio2;
6.如權(quán)利要求1所述的多納米線溝道銦鎵鋅氧薄膜晶體管,其特征在于,所述源電極和漏電極的厚度為10~100nm,所述底柵介質(zhì)層的厚度為5~200nm,頂柵介質(zhì)層的厚度為5~200nm;所述頂柵電極的厚度為10~100nm。
7.如權(quán)利要求1~6任一項所述的多納米線溝道銦鎵鋅氧薄膜晶體管的制備方法,其特征在于,包括如下步驟:
8.如權(quán)利要求7所述的制備方法,其特征在于,在形成頂柵電極之后,對溝道層表面未與源電極、頂柵介質(zhì)層和漏電極接觸的地方使用b或p進(jìn)行離子注入摻雜。
9.一種芯片,其特征在于,所述芯片包括權(quán)利要求1~6任一項所述的多納米線溝道銦鎵鋅氧薄膜晶體管。
10.一種電子設(shè)備,其特征在于,所述電子設(shè)備包括權(quán)利要求1~6任一項所述的多納米線溝道銦鎵鋅氧薄膜晶體管。