本發(fā)明涉及一種面板柵極驅(qū)動(dòng)電路，特別是一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，屬于半導(dǎo)體集成電路。

背景技術(shù)：

1、面板柵極驅(qū)動(dòng)電路是逐行打開面板顯示器的tft柵極線，再由tft源極線將顯示信息寫入到像素中，當(dāng)?shù)趎行柵極驅(qū)動(dòng)脈沖完成后，可以通過時(shí)鐘控制進(jìn)行第n+1行柵極驅(qū)動(dòng)脈沖輸出，并依此傳遞下去。高分辨率，高刷新率面板由于電路延時(shí)占比變大，需要提供具備雙向掃描的柵極驅(qū)動(dòng)電路。

2、ltps?cmos?(low?temperature?poly-silicon，cmos，低溫多晶硅cmos)常用于將面板顯示器的柵極驅(qū)動(dòng)電路，集成array工藝制作在玻璃基板或柔性面板上。此技術(shù)同時(shí)具備cmos電路低功耗,高空穴遷移率，高電子遷移率，噪聲寬容限，也被用于制作其它集成電路芯片。

3、因此，有必要設(shè)計(jì)一種以ltps?cmos的基本邏輯門為基礎(chǔ)、采用雙向掃描的面板柵極驅(qū)動(dòng)電路。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明所要解決的技術(shù)問題是提供一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，以ltps?cmos的基本邏輯門為基礎(chǔ)并實(shí)現(xiàn)雙向掃描。

2、為解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是：

3、一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，包含n級(jí)級(jí)聯(lián)單元，每一級(jí)級(jí)聯(lián)單元接收控制信號(hào)并向面板柵極提供掃描驅(qū)動(dòng)信號(hào)g，其中第n級(jí)級(jí)聯(lián)單元的stvu端與第n-1級(jí)級(jí)聯(lián)單元的next端連接，第n級(jí)級(jí)聯(lián)單元的stvd端與第n+1級(jí)級(jí)聯(lián)單元的next端連接。

4、進(jìn)一步地，所述控制信號(hào)包含全局時(shí)鐘信號(hào)clk1、全局時(shí)鐘信號(hào)clk2、全局從上向下掃描控制信號(hào)u2d、全局從下向上掃描控制信號(hào)d2u和全局復(fù)位信號(hào)greset，第n級(jí)級(jí)聯(lián)單元的ckv1端連接全局時(shí)鐘信號(hào)clk1，第n級(jí)級(jí)聯(lián)單元的ckv2端連接全局時(shí)鐘信號(hào)clk2，第n級(jí)級(jí)聯(lián)單元的ud端連接全局從上向下掃描控制信號(hào)u2d，第n級(jí)級(jí)聯(lián)單元的du端連接全局從下向上掃描控制信號(hào)d2u，第n級(jí)級(jí)聯(lián)單元的reset端連接全局復(fù)位信號(hào)greset，第n+1級(jí)級(jí)聯(lián)單元和第n-1級(jí)級(jí)聯(lián)單元的ckv1端連接全局時(shí)鐘信號(hào)clk2，第n+1級(jí)級(jí)聯(lián)單元和第n-1級(jí)級(jí)聯(lián)單元的ckv2端連接全局時(shí)鐘信號(hào)clk1。

5、進(jìn)一步地，所述級(jí)聯(lián)單元的next端輸出下級(jí)信號(hào)輸出控制信號(hào)。

6、進(jìn)一步地，所述級(jí)聯(lián)單元包含視頻控制開關(guān)、反相器inv1、鎖存器、復(fù)位晶體管t1、使能與非門n1和反相器inv4，視頻控制開關(guān)的第一輸入端作為級(jí)聯(lián)單元的ud端，視頻控制開關(guān)的第二輸入端作為級(jí)聯(lián)單元的du端，視頻控制開關(guān)的第三輸入端作為級(jí)聯(lián)單元的stvu端，視頻控制開關(guān)的第四輸入端作為級(jí)聯(lián)單元的stvd端，視頻控制開關(guān)的輸出端與反相器inv1的輸入端連接，反相器inv1的輸出端與鎖存器的第一輸入端連接，鎖存器的第二輸入端作為級(jí)聯(lián)單元的ckv1端，鎖存器的第三輸入端作為級(jí)聯(lián)單元的ckv2端并且與使能與非門n1的第一輸入端連接，鎖存器的第四輸入端與復(fù)位晶體管t1的漏極連接，復(fù)位晶體管t1的源極連接全局高電位vgh，復(fù)位晶體管t1的柵極作為級(jí)聯(lián)單元的reset端，鎖存器的輸出端與使能與非門n1的第二輸入端連接并作為級(jí)聯(lián)單元的next端，使能與非門n1的輸出端與反相器inv4的輸入端連接，反相器inv4的輸出端作為級(jí)聯(lián)單元的輸出端并產(chǎn)生掃描驅(qū)動(dòng)信號(hào)g。

7、進(jìn)一步地，所述視頻控制開關(guān)包含cmos傳輸門tg1和cmos傳輸門tg2，cmos傳輸門tg1的in端作為視頻控制開關(guān)的第三輸入端，cmos傳輸門tg2的in端作為視頻控制開關(guān)的第四輸入端，cmos傳輸門tg1的out端與cmos傳輸門tg2的out端連接并作為視頻控制開關(guān)的輸出端，cmos傳輸門tg1的cn端與cmos傳輸門tg2的cp端連接并作為視頻控制開關(guān)的第一輸入端，cmos傳輸門tg1的cp端與cmos傳輸門tg2的cn端連接并作為視頻控制開關(guān)的第二輸入端。

8、進(jìn)一步地，所述鎖存器包含cmos傳輸門tg3、cmos傳輸門tg4、反相器inv2和反相器inv3，cmos傳輸門tg3的in端作為鎖存器的第一輸入端，cmos傳輸門tg3的out端與cmos傳輸門tg4的out端和反相器inv2的輸入端連接并作為鎖存器的第四輸入端，cmos傳輸門tg3的cn端與cmos傳輸門tg4的cp端連接并作為鎖存器的第二輸入端，cmos傳輸門tg3的cp端與cmos傳輸門tg4的cn端連接并作為鎖存器的第三輸入端，反相器inv2的輸出端與反相器inv3的輸入端連接并作為鎖存器的輸出端，反相器inv3的輸出端與cmos傳輸門tg4的in端連接。

9、進(jìn)一步地，所述反相器包含晶體管t2和晶體管t3，晶體管t2的柵極與晶體管t3的柵極連接并作為反相器的輸入端，晶體管t2的源極連接全局高電位vgh，晶體管t3的源極連接全局低電位vgl，晶體管t2的漏極與晶體管t3的漏極連接并作為反相器的輸出端。

10、進(jìn)一步地，所述cmos傳輸門包含晶體管t4和晶體管t5，晶體管t4的漏極與晶體管t5的漏極連接并作為cmos傳輸門的in端，晶體管t4的源極與晶體管t5的源極連接并作為cmos傳輸門的out端，晶體管t4的柵極作為cmos傳輸門的cp端，晶體管t5的柵極作為cmos傳輸門的cn端。

11、進(jìn)一步地，所述使能與非門包含晶體管t6、晶體管t7、晶體管t8和晶體管t9，晶體管t6的源極與晶體管t7的源極連接并連接全局高電位vgh，晶體管t6的柵極與晶體管t8的柵極連接并作為使能與非門的第一輸入端，晶體管t6的漏極與晶體管t7的漏極和晶體管t8的漏極連接并作為使能與非門的輸出端，晶體管t7的柵極與晶體管t9的柵極連接并作為使能與非門的第二輸入端，晶體管t8的源極與晶體管t9的漏極連接，晶體管t9的源極連接全局低電位vgl。

12、本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)和效果：本發(fā)明提供了一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，該電路可以集成array制程，達(dá)到較少外圍電路、低制造成本、窄邊框、高分辨率、高自由度，柔性屏和可定制型設(shè)計(jì)目的；本發(fā)明采用雙向goa掃描，提高了面板刷新率。

技術(shù)特征：

1.一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：包含n級(jí)級(jí)聯(lián)單元，每一級(jí)級(jí)聯(lián)單元接收控制信號(hào)并向面板柵極提供掃描驅(qū)動(dòng)信號(hào)g，其中第n級(jí)級(jí)聯(lián)單元的stvu端與第n-1級(jí)級(jí)聯(lián)單元的next端連接，第n級(jí)級(jí)聯(lián)單元的stvd端與第n+1級(jí)級(jí)聯(lián)單元的next端連接。

2.根據(jù)權(quán)利要求1所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述控制信號(hào)包含全局時(shí)鐘信號(hào)clk1、全局時(shí)鐘信號(hào)clk2、全局從上向下掃描控制信號(hào)u2d、全局從下向上掃描控制信號(hào)d2u和全局復(fù)位信號(hào)greset，第n級(jí)級(jí)聯(lián)單元的ckv1端連接全局時(shí)鐘信號(hào)clk1，第n級(jí)級(jí)聯(lián)單元的ckv2端連接全局時(shí)鐘信號(hào)clk2，第n級(jí)級(jí)聯(lián)單元的ud端連接全局從上向下掃描控制信號(hào)u2d，第n級(jí)級(jí)聯(lián)單元的du端連接全局從下向上掃描控制信號(hào)d2u，第n級(jí)級(jí)聯(lián)單元的reset端連接全局復(fù)位信號(hào)greset，第n+1級(jí)級(jí)聯(lián)單元和第n-1級(jí)級(jí)聯(lián)單元的ckv1端連接全局時(shí)鐘信號(hào)clk2，第n+1級(jí)級(jí)聯(lián)單元和第n-1級(jí)級(jí)聯(lián)單元的ckv2端連接全局時(shí)鐘信號(hào)clk1。

3.根據(jù)權(quán)利要求1所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述級(jí)聯(lián)單元的next端輸出下級(jí)信號(hào)輸出控制信號(hào)。

4.根據(jù)權(quán)利要求1所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述級(jí)聯(lián)單元包含視頻控制開關(guān)、反相器inv1、鎖存器、復(fù)位晶體管t1、使能與非門n1和反相器inv4，視頻控制開關(guān)的第一輸入端作為級(jí)聯(lián)單元的ud端，視頻控制開關(guān)的第二輸入端作為級(jí)聯(lián)單元的du端，視頻控制開關(guān)的第三輸入端作為級(jí)聯(lián)單元的stvu端，視頻控制開關(guān)的第四輸入端作為級(jí)聯(lián)單元的stvd端，視頻控制開關(guān)的輸出端與反相器inv1的輸入端連接，反相器inv1的輸出端與鎖存器的第一輸入端連接，鎖存器的第二輸入端作為級(jí)聯(lián)單元的ckv1端，鎖存器的第三輸入端作為級(jí)聯(lián)單元的ckv2端并且與使能與非門n1的第一輸入端連接，鎖存器的第四輸入端與復(fù)位晶體管t1的漏極連接，復(fù)位晶體管t1的源極連接全局高電位vgh，復(fù)位晶體管t1的柵極作為級(jí)聯(lián)單元的reset端，鎖存器的輸出端與使能與非門n1的第二輸入端連接并作為級(jí)聯(lián)單元的next端，使能與非門n1的輸出端與反相器inv4的輸入端連接，反相器inv4的輸出端作為級(jí)聯(lián)單元的輸出端并產(chǎn)生掃描驅(qū)動(dòng)信號(hào)g。

5.根據(jù)權(quán)利要求4所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述視頻控制開關(guān)包含cmos傳輸門tg1和cmos傳輸門tg2，cmos傳輸門tg1的in端作為視頻控制開關(guān)的第三輸入端，cmos傳輸門tg2的in端作為視頻控制開關(guān)的第四輸入端，cmos傳輸門tg1的out端與cmos傳輸門tg2的out端連接并作為視頻控制開關(guān)的輸出端，cmos傳輸門tg1的cn端與cmos傳輸門tg2的cp端連接并作為視頻控制開關(guān)的第一輸入端，cmos傳輸門tg1的cp端與cmos傳輸門tg2的cn端連接并作為視頻控制開關(guān)的第二輸入端。

6.根據(jù)權(quán)利要求4所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述鎖存器包含cmos傳輸門tg3、cmos傳輸門tg4、反相器inv2和反相器inv3，cmos傳輸門tg3的in端作為鎖存器的第一輸入端，cmos傳輸門tg3的out端與cmos傳輸門tg4的out端和反相器inv2的輸入端連接并作為鎖存器的第四輸入端，cmos傳輸門tg3的cn端與cmos傳輸門tg4的cp端連接并作為鎖存器的第二輸入端，cmos傳輸門tg3的cp端與cmos傳輸門tg4的cn端連接并作為鎖存器的第三輸入端，反相器inv2的輸出端與反相器inv3的輸入端連接并作為鎖存器的輸出端，反相器inv3的輸出端與cmos傳輸門tg4的in端連接。

7.根據(jù)權(quán)利要求5或6所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述反相器包含晶體管t2和晶體管t3，晶體管t2的柵極與晶體管t3的柵極連接并作為反相器的輸入端，晶體管t2的源極連接全局高電位vgh，晶體管t3的源極連接全局低電位vgl，晶體管t2的漏極與晶體管t3的漏極連接并作為反相器的輸出端。

8.根據(jù)權(quán)利要求5或6所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述cmos傳輸門包含晶體管t4和晶體管t5，晶體管t4的漏極與晶體管t5的漏極連接并作為cmos傳輸門的in端，晶體管t4的源極與晶體管t5的源極連接并作為cmos傳輸門的out端，晶體管t4的柵極作為cmos傳輸門的cp端，晶體管t5的柵極作為cmos傳輸門的cn端。

9.根據(jù)權(quán)利要求5或6所述的一種基于ltps?cmos的面板柵極驅(qū)動(dòng)電路，其特征在于：所述使能與非門包含晶體管t6、晶體管t7、晶體管t8和晶體管t9，晶體管t6的源極與晶體管t7的源極連接并連接全局高電位vgh，晶體管t6的柵極與晶體管t8的柵極連接并作為使能與非門的第一輸入端，晶體管t6的漏極與晶體管t7的漏極和晶體管t8的漏極連接并作為使能與非門的輸出端，晶體管t7的柵極與晶體管t9的柵極連接并作為使能與非門的第二輸入端，晶體管t8的源極與晶體管t9的漏極連接，晶體管t9的源極連接全局低電位vgl。

技術(shù)總結(jié)
本發(fā)明公開了一種基于LTPS?CMOS的面板柵極驅(qū)動(dòng)電路，包含n級(jí)級(jí)聯(lián)單元，每一級(jí)級(jí)聯(lián)單元接收控制信號(hào)并向面板柵極提供掃描驅(qū)動(dòng)信號(hào)G，其中第N級(jí)級(jí)聯(lián)單元的STVU端與第N?1級(jí)級(jí)聯(lián)單元的NEXT端連接，第N級(jí)級(jí)聯(lián)單元的STVD端與第N+1級(jí)級(jí)聯(lián)單元的NEXT端連接。本發(fā)明以LTPS?CMOS的基本邏輯門為基礎(chǔ)并實(shí)現(xiàn)雙向掃描。

技術(shù)研發(fā)人員：曹延磊,呂宇強(qiáng),倪勝中
受保護(hù)的技術(shù)使用者：江蘇帝奧微電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15