本申請(qǐng)涉及半導(dǎo)體，更具體地，涉及一種封裝體、一種制備封裝體的方法以及一種存儲(chǔ)系統(tǒng)。

背景技術(shù)：

1、芯片封裝是現(xiàn)代半導(dǎo)體微型化的重要方面。多個(gè)集成電路被裝到單個(gè)封裝中，以實(shí)現(xiàn)同構(gòu)或異構(gòu)芯片的集成。例如，存儲(chǔ)芯片和控制邏輯單元可以被集成到單個(gè)封裝中，以在實(shí)現(xiàn)更低的制作成本的同時(shí)，減小器件占據(jù)的空間和改善器件的性能。在先進(jìn)封裝中，基于硅通孔的硅基轉(zhuǎn)接板以及玻璃轉(zhuǎn)接板等各種轉(zhuǎn)接板技術(shù)的應(yīng)用越來(lái)越多。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)?zhí)峁┝艘环N可至少部分解決相關(guān)技術(shù)中存在的問(wèn)題的封裝體、封裝體的制備方法以及存儲(chǔ)系統(tǒng)。

2、本申請(qǐng)一方面提供了一種封裝體，包括：塑封體，包括在第一方向相對(duì)的第一表面和第二表面；電路層，包括分別設(shè)置于所述第一表面和所述第二表面的第一電路層和第二電路層，第一互連結(jié)構(gòu)，沿所述第一方向貫穿所述塑封體，并分別與所述第一電路層和所述第二電路層連接，其中，所述第一互連結(jié)構(gòu)包括在所述第一方向相對(duì)的第一端面和第二端面，所述第一端面的尺寸和所述第二端面的尺寸相同。

3、在本申請(qǐng)一個(gè)實(shí)施方式中，所述第一互連結(jié)構(gòu)在所述第一方向的延伸長(zhǎng)度l與所述第一互連結(jié)構(gòu)的端面的尺寸d滿(mǎn)足：20≤l/d≤30。

4、在本申請(qǐng)一個(gè)實(shí)施方式中，相鄰的所述第一互連結(jié)構(gòu)在垂直于所述第一方向的平面中具有間距sp，其中，40μm≤sp≤120μm。

5、在本申請(qǐng)一個(gè)實(shí)施方式中，所述封裝體還包括封裝在所述塑封體內(nèi)的器件結(jié)構(gòu)，其中，所述器件結(jié)構(gòu)包括無(wú)源器件和有源器件中的至少一種，所述無(wú)源器件包括電阻、電容和電感中的至少一種；以及所述有源器件包括存儲(chǔ)芯片。

6、在本申請(qǐng)一個(gè)實(shí)施方式中，所述存儲(chǔ)芯片包括非易失性存儲(chǔ)芯片和易失性存儲(chǔ)芯片中的至少一種，其中所述非易失性存儲(chǔ)芯片包括三維nand存儲(chǔ)芯片、三維nor存儲(chǔ)芯片、鐵電存儲(chǔ)芯片、相變存儲(chǔ)芯片中的至少一種。

7、在本申請(qǐng)一個(gè)實(shí)施方式中，所述器件結(jié)構(gòu)與所述第一電路層或所述第二電路層直接鍵合連接；或者所述器件結(jié)構(gòu)與所述第一電路層或所述第二電路層之間設(shè)置有連接層，其中所述連接層包括鍵合層。

8、在本申請(qǐng)一個(gè)實(shí)施方式中，所述器件結(jié)構(gòu)與所述第一電路層和所述第二電路層中的一個(gè)之間設(shè)置有固定結(jié)構(gòu)；以及所述器件結(jié)構(gòu)與所述第一電路層和所述第二電路層中的另一個(gè)之間設(shè)置有第二互連結(jié)構(gòu)。

9、在本申請(qǐng)一個(gè)實(shí)施方式中，所述封裝體還包括打線(xiàn)焊墊，所述打線(xiàn)焊墊位于所述第一電路層或所述第二電路層，其中，所述第一端面或所述第二端面與所述打線(xiàn)焊墊連接。

10、在本申請(qǐng)一個(gè)實(shí)施方式中，所述第一電路層包括遠(yuǎn)離所述塑封體的第三表面，以及所述第二電路層包括遠(yuǎn)離所述塑封體的第四表面；以及所述封裝體還包括被配置為與外部電路連接的電性連接結(jié)構(gòu)，其中，所述電性連接結(jié)構(gòu)設(shè)置于所述第三表面和所述第四表面中的至少一個(gè)。

11、在本申請(qǐng)一個(gè)實(shí)施方式中，所述電性連接結(jié)構(gòu)包括焊球、金屬凸點(diǎn)、鍵合結(jié)構(gòu)和導(dǎo)電膠結(jié)構(gòu)中的至少一個(gè)。

12、在本申請(qǐng)一個(gè)實(shí)施方式中，所述轉(zhuǎn)接板封裝體還包括暴露于所述塑封體之外的封裝體高速接口，以與外部電路連接。

13、在本申請(qǐng)一個(gè)實(shí)施方式中，所述第一互連結(jié)構(gòu)包括金屬線(xiàn)。

14、本申請(qǐng)另一方面提供了一種制備封裝體的方法，包括：形成第一電路層和打線(xiàn)焊墊，其中所述打線(xiàn)焊墊位于所述第一電路層的表面，并與所述第一電路層相連；在所述第一電路層上形成塑封體以及與所述打線(xiàn)焊墊連接的第一互連結(jié)構(gòu)，其中所述第一互連結(jié)構(gòu)沿第一方向延伸，并貫穿所述塑封體；以及在所述塑封體上形成與所述第一互連結(jié)構(gòu)連接的第二電路層，其中，所述第一互連結(jié)構(gòu)包括在所述第一方向相對(duì)的第一端面和第二端面，所述第一端面的尺寸和所述第二端面的尺寸相同。

15、在本申請(qǐng)一個(gè)實(shí)施方式中，在所述第一電路層上形成塑封體以及與所述打線(xiàn)焊墊連接的第一互連結(jié)構(gòu)包括：在所述第一電路層上形成具有預(yù)定延伸長(zhǎng)度的所述第一互連結(jié)構(gòu)；形成至少覆蓋所述第一互連結(jié)構(gòu)的初始塑封體；以及減薄所述初始塑封體，至暴露出所述第一互連結(jié)構(gòu)的端面，以形成所述塑封體，其中，基于所述封裝體在所述第一方向的預(yù)定厚度確定所述第一互連結(jié)構(gòu)的所述預(yù)定延伸長(zhǎng)度。

16、在本申請(qǐng)一個(gè)實(shí)施方式中，在所述第一電路層上形成與所述打線(xiàn)焊墊連接的第一互連結(jié)構(gòu)包括：采用垂直打線(xiàn)工藝，形成所述第一互連結(jié)構(gòu)。

17、在本申請(qǐng)一個(gè)實(shí)施方式中，所述第一電路層包括遠(yuǎn)離所述塑封體的第三表面，以及所述第二電路層包括遠(yuǎn)離所述塑封體的第四表面，所述方法還包括：在所述第三表面和所述第四表面中的至少一個(gè)上，設(shè)置與外部電路連接的電性連接結(jié)構(gòu)，其中，所述電性連接結(jié)構(gòu)包括焊球、金屬凸點(diǎn)、鍵合結(jié)構(gòu)和導(dǎo)電膠結(jié)構(gòu)中的至少一個(gè)。

18、在本申請(qǐng)一個(gè)實(shí)施方式中，在所述塑封體內(nèi)形成器件結(jié)構(gòu)，其中，所述器件結(jié)構(gòu)包括無(wú)源器件和有源器件中的至少一種，所述無(wú)源器件包括電阻、電容和電感中的至少一種；以及所述有源器件包括存儲(chǔ)芯片。

19、在本申請(qǐng)一個(gè)實(shí)施方式中，所述器件結(jié)構(gòu)通過(guò)直接鍵合的方式，連接所述第一電路層或所述第二電路層；或者在所述器件結(jié)構(gòu)與所述第一電路層之間，或者在所述器件結(jié)構(gòu)與所述第二電路層之間設(shè)置連接層，其中所述連接層包括鍵合層。

20、在本申請(qǐng)一個(gè)實(shí)施方式中，在所述器件結(jié)構(gòu)與所述第一電路層之間設(shè)置固定結(jié)構(gòu)，并在所述器件結(jié)構(gòu)與所述第二電路層之間設(shè)置第二互連結(jié)構(gòu)；或者在所述器件結(jié)構(gòu)與所述第二電路層之間設(shè)置固定結(jié)構(gòu)，并在所述器件結(jié)構(gòu)與所述第一電路層之間設(shè)置第二互連結(jié)構(gòu)。

21、本申請(qǐng)又一方面提供了一種存儲(chǔ)系統(tǒng)，包括：控制器和存儲(chǔ)器，其中所述控制器耦合至所述存儲(chǔ)器，以控制所述存儲(chǔ)器存儲(chǔ)數(shù)據(jù)，所述控制器和所述存儲(chǔ)打線(xiàn)器中的至少一個(gè)位于如本申請(qǐng)一方面中任一項(xiàng)所述的封裝體中。

22、根據(jù)本申請(qǐng)至少一個(gè)實(shí)施方式提供的封裝體、封裝體的制備方法以及存儲(chǔ)系統(tǒng)，封裝體包括塑封體、電路層和第一互連結(jié)構(gòu)，其中電路層包括位于塑封體的相對(duì)表面的第一電路層和第二電路層(上、下電路層)，第一互連結(jié)構(gòu)可貫穿塑封體并與上、下電路層連接。其中，第一互連結(jié)構(gòu)沿延伸方向相對(duì)的兩個(gè)端面具有相同的尺寸，換言之，封裝體中連接上下電路層的互連線(xiàn)的關(guān)鍵尺寸一致性高；此外，互連線(xiàn)的尺寸以及互連線(xiàn)之間的間距都得到了改善，使得互連線(xiàn)及其周?chē)拈g隔區(qū)域的空間和面積縮小，提高了封裝體整體電路布局的密度和兼容性，降低了封裝工藝的復(fù)雜度，可以滿(mǎn)足電子產(chǎn)品輕薄短小的需求。

技術(shù)特征：

1.一種封裝體，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的封裝體，其中，

3.根據(jù)權(quán)利要求1所述的封裝體，其中，

4.根據(jù)權(quán)利要求1所述的封裝體，其中，

5.根據(jù)權(quán)利要求4所述的封裝體，其中，

6.根據(jù)權(quán)利要求5所述的封裝體，其中，

7.根據(jù)權(quán)利要求5所述的封裝體，其中，

8.根據(jù)權(quán)利要求1所述的封裝體，其中，

9.根據(jù)權(quán)利要求1所述的封裝體，其中，

10.根據(jù)權(quán)利要求9所述的封裝體，其中，

11.根據(jù)權(quán)利要求1所述的封裝體，其中，

12.根據(jù)權(quán)利要求1-11中任一項(xiàng)所述的封裝體，其中，

13.一種存儲(chǔ)系統(tǒng)，其特征在于，所述存儲(chǔ)系統(tǒng)包括控制器和存儲(chǔ)器，其中所述控制器耦合至所述存儲(chǔ)器，以控制所述存儲(chǔ)器存儲(chǔ)數(shù)據(jù)，所述控制器和所述存儲(chǔ)器中的至少一個(gè)包括如權(quán)利要求1-12中任一項(xiàng)所述的封裝體。

14.一種制備封裝體的方法，其特征在于，包括：

15.根據(jù)權(quán)利要求14所述的方法，其中，在所述第一電路層上形成塑封體以及與所述打線(xiàn)焊墊連接的第一互連結(jié)構(gòu)包括：

16.根據(jù)權(quán)利要求14所述的方法，其中，在所述第一電路層上形成與所述打線(xiàn)焊墊連接的第一互連結(jié)構(gòu)包括：

17.根據(jù)權(quán)利要求14所述的方法，其中，所述第一電路層包括遠(yuǎn)離所述塑封體的第三表面，以及所述第二電路層包括遠(yuǎn)離所述塑封體的第四表面，所述方法還包括：

18.根據(jù)權(quán)利要求14所述的方法，其中，所述方法還包括：

19.根據(jù)權(quán)利要求18所述的方法，其中，所述方法還包括：

20.根據(jù)權(quán)利要求18所述的方法，其中，所述方法還包括：

技術(shù)總結(jié)
本申請(qǐng)?zhí)峁┝艘环N封裝體及制備方法、存儲(chǔ)系統(tǒng)。封裝體包括塑封體、電路層和第一互連結(jié)構(gòu)。塑封體包括在第一方向相對(duì)的第一表面和第二表面；電路層包括分別設(shè)置于第一表面和第二表面的第一電路層和第二電路層；第一互連結(jié)構(gòu)沿第一方向貫穿塑封體，并分別與第一電路層和第二電路層連接，其中第一互連結(jié)構(gòu)包括在第一方向相對(duì)的第一端面和第二端面，第一端面的尺寸和第二端面的尺寸相同。

技術(shù)研發(fā)人員：曾心如,陳鵬,馮鑫
受保護(hù)的技術(shù)使用者：長(zhǎng)江存儲(chǔ)科技有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15