本公開涉及半導體裝置結構，并且具體地涉及包括歐姆接觸和肖特基接觸兩者的碳化硅半導體裝置。

背景技術：

1、窄帶隙半導體材料，諸如硅(si)和砷化鎵(gaas)，廣泛用于低功率半導體裝置中，并且在si的情況下，用于低頻應用中。然而，這些半導體材料可能不太適合高功率和/或高頻應用，例如，因為它們的帶隙相對小(在室溫下si為1.12ev，并且gaas為1.42ev)且擊穿電壓相對小。

2、對高功率、高溫和/或高頻應用和裝置的興趣集中在寬帶隙半導體材料上，諸如碳化硅(在室溫下4h-sic為3.2ev)和iii族氮化物(例如，在室溫下gan為3.36ev)。這些材料可能具有比gaas和si更高的電場擊穿強度和更高的電子飽和速度。

3、寬帶隙半導體(諸如碳化硅)的一個重要應用是肖特基二極管。

4、肖特基二極管，也稱為肖特基勢壘二極管，是由半導體與金屬的結形成的半導體二極管。肖特基二極管中的金屬-半導體結(而不是如傳統(tǒng)pn結二極管中的半導體-半導體結)形成肖特基勢壘。金屬側(cè)用作二極管的陽極，并且n型半導體用作二極管的陰極。當施加足夠的正向電壓以克服金屬-半導體結的肖特基勢壘時，電流在正向方向上流過裝置。當施加反向電壓時，半導體中會形成耗盡區(qū)域，阻礙電流流動。

5、與傳統(tǒng)的pn結二極管相比，肖特基二極管具有低的正向壓降和非?？斓那袚Q動作。

6、pn結二極管和肖特基二極管之間的一個重要區(qū)別是反向恢復時間(trr)，其為二極管從導通(正向偏置)狀態(tài)切換到非導通(反向偏置)狀態(tài)所需的時間。在導通狀態(tài)下，傳統(tǒng)的pn結二極管將少數(shù)載流子注入結的n側(cè)上的擴散區(qū)域，在這里，在擴散之后它們與多數(shù)載流子復合。pn結的反向恢復時間主要受導通狀態(tài)期間擴散區(qū)域中積累的少數(shù)載流子的擴散電容限制。

7、相比之下，肖特基二極管是一種單極或“多數(shù)載流子”裝置，其不依賴于少數(shù)載流子的注入。相反，在導通狀態(tài)下，多數(shù)載流子(n型半導體層的情況下為電子)跨越結而注入。因此，將肖特基二極管從導通狀態(tài)切換到非導通狀態(tài)不需要注入載流子的復合時間。相反，肖特基二極管的切換速度僅受裝置的結電容的限制。

8、碳化硅肖特基二極管是650v及以上先進電力電子器件中的整流器的選擇，主要是因為它們比硅基肖特基二極管實現(xiàn)快速的切換速度以及低得多的漏電流和電容。

技術實現(xiàn)思路

1、根據(jù)一些實施例，一種制造半導體裝置的方法包括在半導體層上、在半導體層的第一區(qū)域中形成第一金屬區(qū)域。第一金屬區(qū)域包括第一金屬。該方法包括在半導體層上、在半導體層的第二區(qū)域中形成第二金屬區(qū)域。第二金屬區(qū)域包括第一金屬。在第一退火溫度下對包括第一金屬區(qū)域和第二金屬區(qū)域的半導體層進行退火，以將第一金屬區(qū)域和第二金屬區(qū)域的至少部分相應地轉(zhuǎn)化為第一金屬硅化物區(qū)域和第二金屬硅化物區(qū)域。在第二退火溫度下對包括第一金屬硅化物區(qū)域和第二金屬硅化物區(qū)域的半導體層進行退火，以使第一金屬硅化物區(qū)域與半導體層形成肖特基勢壘結。在半導體層上、在半導體層的第一區(qū)域中形成第一金屬層。第一金屬層包括第二金屬，并且金屬層接觸第一金屬區(qū)域并且在第一金屬區(qū)域之間的空間中接觸半導體層。

2、第一金屬可以包括鎳、鈦、鉬和/或鎢，并且其中第二金屬包括鈦或氮化鈦。

3、半導體層包括硅。在一些實施例中，半導體層包括碳化硅。

4、第一金屬區(qū)域和第二金屬區(qū)域可以同時形成。

5、該方法還可以包括在對半導體層進行退火以形成第一金屬硅化物區(qū)域和第二金屬硅化物區(qū)域之后，移除第一金屬區(qū)域和第二金屬區(qū)域的未硅化部分。

6、第一金屬硅化物區(qū)域可與半導體層形成第一肖特基勢壘結，并且金屬層可與半導體層形成第二肖特基勢壘結。第一肖特基勢壘結具有第一肖特基勢壘高度，并且第二肖特基勢壘結具有小于第一肖特基勢壘高度的第二肖特基勢壘高度。

7、第一肖特基勢壘高度可以比第二肖特基勢壘高度大至少約0.5ev。在一些實施例中，第一肖特基勢壘高度可以為約1.6ev或更大，并且第二肖特基勢壘高度為約1.2ev或更小。

8、半導體層的第一區(qū)域可以對應于半導體裝置的有源區(qū)域，并且半導體層的第二區(qū)域可以對應于半導體裝置的邊緣終止區(qū)域。

9、在一些實施例中，第一退火溫度為從約600℃至約700℃。

10、半導體層可包括襯底和在襯底上的外延層。該方法還可包括在襯底的與外延層相對的背側(cè)上形成第二金屬層，其中第二金屬層包括第一金屬。

11、在第二退火溫度下對半導體層進行退火可以包括在第二退火溫度下對包括第一金屬區(qū)域的半導體層和第二金屬層進行退火。第二退火溫度可以足以使第一金屬區(qū)域與半導體層形成肖特基勢壘接觸，并且足以使第二金屬層與半導體層的摻雜區(qū)域形成歐姆接觸。第二退火溫度可以為從約850℃至約900℃。

12、半導體層可以為在半導體襯底的前表面上的外延半導體層，并且第二金屬層可以形成在外延半導體層上。

13、該方法還可以包括在半導體層的第一區(qū)域中形成第一多個溝槽，其中第一金屬區(qū)域形成在第一多個溝槽中。

14、該方法還可以包括在半導體層的第二區(qū)域中形成第二多個溝槽，其中第二金屬區(qū)域形成在第二多個溝槽中。

15、該方法還可以包括在半導體層的第二區(qū)域中形成多個溝槽，其中第二金屬區(qū)域形成在多個溝槽中。

16、在半導體層上形成第一金屬區(qū)域和第二金屬區(qū)域可以包括在半導體層上形成掩模、在掩模中在半導體層的第一區(qū)域和第二區(qū)域中形成開口以暴露半導體層的相應區(qū)、以及在半導體層上沉積第一金屬的初始層。第一金屬的初始層在半導體層的暴露區(qū)中接觸半導體層，并且對半導體層進行退火使得第一金屬的初始層的接觸半導體層的部分變得被硅化。該方法還可以包括，在對半導體層進行退火之后，從半導體層剝離掩模和第一金屬的初始層的未硅化部分。

17、根據(jù)一些實施例，一種半導體裝置包括具有有源區(qū)域和邊緣終止區(qū)域的半導體層，以及在半導體層上、在半導體層的有源區(qū)域中的第一金屬區(qū)域，其中第一金屬區(qū)域包括第一金屬。該裝置還包括在半導體層上、在半導體層的邊緣終止區(qū)域中的第二金屬區(qū)域，其中第二金屬區(qū)域包括第一金屬，以及在半導體層上、在半導體層的有源區(qū)域中的第一金屬層。第一金屬層包括第二金屬。第一金屬層接觸第一金屬區(qū)域并在第一金屬區(qū)域之間的空間中接觸半導體層。

18、第一金屬可以包括鎳、鈦、鉬和/或鎢，并且其中第二金屬包括鈦或氮化鈦。

19、半導體層包括硅。在一些實施例中，半導體層包括碳化硅。

20、第一金屬區(qū)域包括第一金屬硅化物區(qū)域，并且第二金屬區(qū)域包括第二金屬硅化物區(qū)域。

21、第一金屬硅化物區(qū)域可在半導體層的第一區(qū)域中與半導體層形成第一肖特基勢壘結，其中，第一肖特基勢壘結具有第一肖特基勢壘高度，并且第一金屬層可與半導體層形成第二肖特基勢壘結。第二肖特基勢壘結具有小于第一肖特基勢壘高度的第二肖特基勢壘高度。

22、第一肖特基勢壘高度比第二肖特基勢壘高度大至少約0.5ev。在一些實施例中，第一肖特基勢壘高度為約1.6ev或更大，并且第二肖特基勢壘高度為約1.2ev或更小。

23、半導體層可以包括在襯底上的外延層，并且半導體裝置還可以包括襯底的與外延層相對的背側(cè)上的第二金屬層，其中，第二金屬層包括第一金屬并與襯底形成歐姆接觸。

24、半導體裝置還可以包括在半導體層的有源區(qū)域中的第一多個溝槽，其中第一金屬區(qū)域在第一多個溝槽中。

25、半導體裝置還可以包括在半導體層的邊緣終止區(qū)域中的第二多個溝槽，其中第二金屬區(qū)域在第二多個溝槽中。

26、半導體裝置還可以包括在半導體層的邊緣終止區(qū)域中的多個溝槽，其中第二金屬區(qū)域在多個溝槽中。