本發(fā)明涉及半導體器件制造，特別涉及一種半導體器件的制造方法。

背景技術：

1、互補金屬氧化物半導體(cmos)工藝引入sige(鍺硅，應變硅的一種)，在pmos晶體管的源漏硅中加一定量的鍺(ge)，形成鍺硅，以產生應變，使硅(si)原子之間的鍵被拉長，對電子移動的阻礙減小，對pmos晶體管的速度、功耗以及特征頻率都有較大的提升。

2、另外，cmos工藝還引入金屬硅化物(silicide)到多晶硅柵、源區(qū)和漏區(qū)上，以同時改善晶體管的柵、源和漏有源區(qū)的等效串聯電阻和接觸孔的接觸電阻。通常，在特征尺寸為0.5μm～0.25μm的工藝節(jié)點下，大多采用鈦硅化物(ti-salicide，第二次退火溫度高于800℃)工藝技術，在特征尺寸為0.18μm～65nm的工藝節(jié)點下，大多采用鈷硅化物(co-salicide)來替代鈦硅化物，以有效避免鈦硅化物隨著厚度的降低或者線寬的減小而直接發(fā)生團簇現象、邊緣電阻大、硅擴散到金屬上引起橋接等問題；在特征尺寸為65nm及以下的工藝節(jié)點，大多采用退火溫度通常低于600℃的鎳硅化物(ni-salicide，也也包括鎳鉑硅化物)來替代鈷硅化物，以避免鈷硅化物的線寬效應、形成硅化物時需要700℃以上熱預算、co和sige兼容性較差等問題。

3、然而，在特征尺寸為65nm及以下的工藝節(jié)點的一些產品(例如mems產品等)在鎳硅化物形成之后，還需要進一步用到高溫制程(例如金屬互連工藝中的高溫制程等)，鎳硅化物雖然有較低的電阻，但是在高溫制程下容易擴散(nisi?piping)，且具有較差的熱穩(wěn)定性(thermal?stability)，無法滿足制造需求。

4、因此，需要一種新的方案，能夠避免上述弊端。

技術實現思路

1、本發(fā)明的目的在于提供一種半導體器件的制造方法，能夠使得鈷硅化物應用于引入鍺硅源漏的cmos工藝，并改善鍺硅源漏上鈷硅化物團簇的問題，使鈷硅化物與鍺硅源漏兼容，且保證鈷硅化物在高溫制程中的熱穩(wěn)定性和電阻。

2、為實現上述目的，本發(fā)明提供一種半導體器件的制造方法，其包括：

3、提供襯底，在所述襯底上形成柵極；

4、刻蝕所述柵極兩側的襯底以形成源漏溝槽；

5、在所述源漏溝槽中外延生長鍺硅源漏；

6、在所述鍺硅源漏上外延生長硅蓋帽層，所述硅蓋帽層中富含用于抑制鈷、鍺、硅擴散的雜質離子；

7、沉積鈷于所述硅蓋帽層上，并進行溫度較低的第一快速熱退火和溫度較高的第二快速熱退火，以使所述硅蓋帽層與沉積的鈷反應并進行晶相轉化，形成所需的鈷硅化物。

8、可選地，所述雜質離子包括b、c、as中的至少一種。

9、可選地，在所述鍺硅源漏上形成富含所述雜質離子的所述硅蓋帽層的步驟包括：在所述鍺硅源漏上外延生長硅蓋帽層；以及，將所述雜質離子注入到所述硅蓋帽層中；

10、或者，在所述鍺硅源漏上形成富含所述雜質離子的所述硅蓋帽層的步驟包括：在鍺硅源漏上外延生長硅蓋帽層，且在外延生長硅蓋帽層的過程中原位摻雜所述雜質離子。

11、可選地，所述雜質離子的注入角度為15°～30°；和/或，所述雜質離子的注入深度為形成的所述鈷硅化物的厚度的一半。

12、可選地，將所述雜質離子注入到所述硅蓋帽層中之前，先在所述硅蓋帽層上形成保護層；和/或，所述柵極的側壁上還形成有柵極側墻；將所述雜質離子注入到所述硅蓋帽層中的過程中，所述雜質離子的注入還對所述柵極側墻的表面進行刻蝕，以修整所述柵極側墻的表面形貌或者對所述柵極側墻進行減薄。

13、可選地，在所述鍺硅源漏上形成富含所述雜質離子的所述硅蓋帽層的同時，還在所述柵極的頂部上同步形成富含所述雜質離子的柵極蓋帽層，其中，所述柵極蓋帽層為所述柵極頂部上外延生長出的膜層或者是由所述柵極的上部被摻雜所述雜質離子而形成。

14、可選地，所述雜質離子的摻雜濃度為1e8?atoms/cm2～1e18?atoms/cm2；和/或，所述硅蓋帽層的厚度為

15、可選地，所述雜質離子的摻雜濃度為1e14?atoms/cm2～1e16?atoms/cm2，和/或，所述硅蓋帽層的厚度為

16、可選地，所述硅蓋帽層的上部中的所述雜質離子的含量小于所述硅蓋帽層的下部中的所述雜質離子的含量。

17、可選地，所述硅蓋帽層的上部中無鍺。

18、與現有技術相比，本發(fā)明的技術方案，在鍺硅源漏上形成富含用于抑制鈷、鍺、硅擴散的雜質離子的硅蓋帽層，該硅蓋帽層不僅可以和后續(xù)沉積的鈷反應形成鈷硅化物，而且還能作為阻擋隔離層，來利用其中摻雜的這些雜質離子阻擋和隔斷鈷、鍺、硅三種原子之間擴散的通道，進而可以防止在高溫條件下鈷、鍺、硅三種原子之間相互過度擴散，從而有利于低阻相的鈷硅化物的形成，且能在后續(xù)的高溫制程中抑制鍺硅源漏上的鈷硅化物團簇的發(fā)生，改善避免鈷硅化物的線寬效應，保證鈷硅化物在高溫制程中的熱穩(wěn)定性和電阻，使鈷硅化物與鍺硅源漏兼容，由此可以替代鎳硅化物而適用于65nm以下技術節(jié)點的器件制造，解決由于鎳硅化物在高溫制程下容易擴散且具有較差的熱穩(wěn)定性而無法滿足制造需求的問題，且克服了鈷硅化物無法應用于65nm以下技術節(jié)點的器件制造的技術偏見，最終提高了這些器件的性能。

技術特征：

1.一種半導體器件的制造方法，其特征在于，包括：

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述雜質離子包括b、c、as中的至少一種。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述鍺硅源漏上形成富含所述雜質離子的所述硅蓋帽層的步驟包括：在所述鍺硅源漏上外延生長硅蓋帽層；以及，將所述雜質離子注入到所述硅蓋帽層中；

4.如權利要求3所述的半導體器件的制造方法，其特征在于，所述雜質離子的注入角度為15°～30°；和/或，所述雜質離子的注入深度為形成所述鈷硅化物的厚度的一半。

5.如權利要求3所述的半導體器件的制造方法，其特征在于，將所述雜質離子注入到所述硅蓋帽層中之前，先在所述硅蓋帽層上形成保護層；和/或，所述柵極的側壁上還形成有柵極側墻；將所述雜質離子注入到所述硅蓋帽層中的過程中，所述雜質離子的注入還對所述柵極側墻的表面進行刻蝕，以修整所述柵極側墻的表面形貌或者對所述柵極側墻進行減薄。

6.如權利要求3所述的半導體器件的制造方法，其特征在于，在所述鍺硅源漏上形成富含所述雜質離子的所述硅蓋帽層的同時，還在所述柵極的頂部上同步形成富含所述雜質離子的柵極蓋帽層，其中，所述柵極蓋帽層為所述柵極頂部上外延生長出的膜層或者是由所述柵極的上部被摻雜所述雜質離子而形成。

7.如權利要求1-6中任一項所述的半導體器件的制造方法，其特征在于，所述雜質離子的摻雜濃度為1e8?atoms/cm2～1e18?atoms/cm2；和/或，所述硅蓋帽層的厚度為

8.如權利要求7所述的半導體器件的制造方法，其特征在于，所述雜質離子的摻雜濃度為1e14?atoms/cm2～1e16?atoms/cm2，和/或，所述硅蓋帽層的厚度為

9.如權利要求1-6中任一項所述的半導體器件的制造方法，其特征在于，所述硅蓋帽層的上部中的所述雜質離子的含量小于所述硅蓋帽層的下部中的所述雜質離子的含量。

10.如權利要求9所述的半導體器件的制造方法，其特征在于，所述硅蓋帽層的上部中無鍺。

技術總結
本發(fā)明提供一種半導體器件的制造方法，在鍺硅源漏上形成富含用于抑制鈷、鍺、硅擴散的雜質離子的硅蓋帽層，該硅蓋帽層不僅可以和后續(xù)沉積的鈷反應形成鈷硅化物，而且還能作為阻擋隔離層，其中這些雜質離子能夠阻擋鈷、鍺、硅三種原子之間擴散的通道，進而可以防止在高溫條件下鈷、鍺、硅三種原子之間相互過度擴散，從而有利于低阻相的鈷硅化物的形成，且能在后續(xù)的高溫制程中抑制鍺硅源漏上的鈷硅化物團簇的發(fā)生，保證鈷硅化物在高溫制程中的熱穩(wěn)定性和電阻，使鈷硅化物與鍺硅源漏兼容，由此可以替代鎳硅化物而適用于65nm以下技術節(jié)點的器件制造，克服了鈷硅化物應用的技術偏見，最終提高了這些器件的性能。

技術研發(fā)人員：請求不公布姓名
受保護的技術使用者：青島澳柯瑪云聯信息技術有限公司
技術研發(fā)日：
技術公布日：2025/5/15