本申請的實施例涉及集成芯片及其形成方法。

背景技術(shù)：

1、許多現(xiàn)代電子設(shè)備都包含配置為存儲數(shù)據(jù)的電子存儲器。隨著技術(shù)的快速發(fā)展，工程師們致力于使存儲器器件更小、而更復(fù)雜，以改進(jìn)和開發(fā)更高效、更可靠、功能更強(qiáng)的電子器件。電子存儲器可以是易失性存儲器或非易失性存儲器。易失性存儲器在通電時存儲數(shù)據(jù)，而非易失性存儲器在斷電時能夠儲存數(shù)據(jù)。增益單元隨機(jī)存取存儲器(gcram)是下一代易失性存儲技術(shù)的一個有前景的候選者。

技術(shù)實現(xiàn)思路

1、根據(jù)本申請實施例的一個方面，提供了一種集成芯片，包括：第一鰭結(jié)構(gòu)，設(shè)置在襯底的基極區(qū)上；第二鰭結(jié)構(gòu)，設(shè)置在襯底的基極區(qū)上；第一源極/漏極區(qū)，設(shè)置在第一鰭結(jié)構(gòu)上；第二源極/漏極區(qū)，設(shè)置在第二鰭結(jié)構(gòu)上；以及柵極結(jié)構(gòu)，位于襯底的基極區(qū)上方并且在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)之間橫向間隔開，其中，柵極結(jié)構(gòu)的底面設(shè)置在第一源極/漏極區(qū)和第一源極/漏極區(qū)的底部下方。

2、根據(jù)本申請實施例的另一個方面，提供了一種集成芯片，包括：電容器，上覆于襯底上并且包括電耦合到儲存節(jié)點的第一電極；以及第一晶體管，設(shè)置在襯底上，其中，第一晶體管包括第一鰭結(jié)構(gòu)、第二鰭結(jié)構(gòu)、第一源極/漏極區(qū)、第二源極/漏極區(qū)和柵極結(jié)構(gòu)，其中，第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)從襯底的基極區(qū)向上延伸并彼此橫向偏移，其中，柵極結(jié)構(gòu)設(shè)置在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)之間，其中，第一源極/漏極區(qū)和第二源極/漏極區(qū)上覆于第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)中的相應(yīng)一個上，其中，第一源極/漏極區(qū)電耦合到儲存節(jié)點。

3、根據(jù)本申請實施例的又一個方面，提供了一種用于形成集成芯片的方法，包括：圖案化襯底以在襯底的基極區(qū)上方形成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)；在第一鰭結(jié)構(gòu)上形成第一源極/漏極區(qū)，在第二鰭結(jié)構(gòu)上形成第二源極/漏極區(qū)；在襯底上方并沿著第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的側(cè)壁沉積柵極介電層；以及在柵極介電層上方以及第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)橫向之間形成柵電極。

技術(shù)特征：

1.一種集成芯片，包括：

2.根據(jù)權(quán)利要求1所述的集成芯片，其中，溝道區(qū)設(shè)置在所述襯底中，并且沿著所述柵極結(jié)構(gòu)的相對側(cè)壁和底面延伸。

3.根據(jù)權(quán)利要求2所述的集成芯片，其中，所述溝道區(qū)的長度大于所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)之間的距離。

4.根據(jù)權(quán)利要求1所述的集成芯片，其中，所述柵極結(jié)構(gòu)包括上覆于柵極介電層的柵電極，其中，所述柵電極、所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)沿著第一方向延伸并且基本上彼此平行。

5.根據(jù)權(quán)利要求4所述的集成芯片，還包括：

6.根據(jù)權(quán)利要求4所述的集成芯片，其中，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的長度小于所述柵電極的長度。

7.根據(jù)權(quán)利要求1所述的集成芯片，還包括：

8.根據(jù)權(quán)利要求7所述的集成芯片，其中，所述第二源極/漏極區(qū)電耦合到寫入位線，并且所述柵極結(jié)構(gòu)耦合到寫入字線。

9.一種集成芯片，包括：

10.一種用于形成集成芯片的方法，包括：

技術(shù)總結(jié)
本申請的多種實施例針對集成芯片。集成芯片包括設(shè)置在襯底的基極區(qū)上的第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)。第一源極/漏極區(qū)設(shè)置在第一鰭結(jié)構(gòu)上。第二源極/漏極區(qū)設(shè)置在第二鰭結(jié)構(gòu)上。柵極結(jié)構(gòu)覆蓋在襯底的基極區(qū)上，并且在第一和第二鰭結(jié)構(gòu)之間橫向間隔開。柵極結(jié)構(gòu)的底面設(shè)置在第一和第二源極/漏極區(qū)的底部下方。本申請的實施例還涉及形成集成芯片的方法。

技術(shù)研發(fā)人員：謝瑋庭,陳坤意,王怡情,丁裕偉,黃國欽
受保護(hù)的技術(shù)使用者：臺灣積體電路制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/19