本技術(shù)涉及半導(dǎo)體，具體涉及一種基于soi工藝的esd保護(hù)器件及半導(dǎo)體器件。

背景技術(shù)：

1、靜電放電(esd：electrostatic?discharge)保護(hù)是集成電路(ic)設(shè)計(jì)中的重要環(huán)節(jié)，隨著制造工藝越來(lái)越先進(jìn)，尤其是在soi(silicon-on-insulator，絕緣體硅片)工藝中，由于埋氧層(buried?oxide，掩埋氧化物，簡(jiǎn)稱(chēng)box)的存在，使得頂層硅厚度相比傳統(tǒng)體硅工藝要薄很多，這就使得esd電流更加難以泄放，同時(shí)電流更趨于集中，使得半導(dǎo)體器件的散熱問(wèn)題更為嚴(yán)重，因此半導(dǎo)體器件更容易被燒毀而導(dǎo)致失效。如何提高soi工藝中esd器件的泄流能力，以提高esd器件對(duì)芯片的保護(hù)性能成為現(xiàn)有技術(shù)中亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型提供一種基于soi工藝的esd保護(hù)器件及半導(dǎo)體器件，以提高現(xiàn)有soi工藝中esd器件對(duì)芯片的保護(hù)性能。

2、為實(shí)現(xiàn)上述目的及其它相關(guān)目的，本實(shí)用新型提供一種基于soi工藝的esd保護(hù)器件，包括：soi襯底、二極管陣列和多晶硅層；soi襯底包括由下至上依次排布的底層硅、埋氧層與頂層硅；二極管陣列成型于所述頂層硅，所述二極管陣列包括多個(gè)二極管行，每一所述二極管行均包括沿行方向交替設(shè)置的多個(gè)p+摻雜區(qū)和多個(gè)n+摻雜區(qū)；多個(gè)所述二極管行沿列方向排列，且相鄰兩行內(nèi)的多個(gè)所述p+摻雜區(qū)和多個(gè)所述n+摻雜區(qū)沿列的方向錯(cuò)位分布，以沿列方向?qū)?yīng)形成多個(gè)二極管列；每一所述二極管行和每一所述二極管列中，相鄰的所述p+摻雜區(qū)和所述n+摻雜區(qū)之間均形成有阱區(qū)；多晶硅層至少設(shè)置于部分所述阱區(qū)的表面。

3、在本實(shí)用新型esd保護(hù)器件一示例中，所述多晶硅層設(shè)置于所述二極管行中的所述阱區(qū)表面或設(shè)置于所述二極管列中的所述阱區(qū)表面。

4、在本實(shí)用新型esd保護(hù)器件一示例中，沿所述soi襯底的厚度方向，所述多晶硅層凸出于所述p+摻雜區(qū)和所述n+摻雜區(qū)的表面。

5、在本實(shí)用新型esd保護(hù)器件一示例中，所述p+摻雜區(qū)和所述n+摻雜區(qū)的表面設(shè)置有金屬硅化物層，且相鄰所述p+摻雜區(qū)和所述n+摻雜區(qū)上方的所述金屬硅化物層之間絕緣。

6、在本實(shí)用新型esd保護(hù)器件一示例中，所述二極管行中所述阱區(qū)的寬度尺寸與所述二極管列中所述阱區(qū)的寬度尺寸相一致。

7、在本實(shí)用新型esd保護(hù)器件一示例中，所述二極管行中相鄰所述二極管之間和所述二極管列中相鄰所述二極管之間均為并聯(lián)連接。

8、在本實(shí)用新型esd保護(hù)器件一示例中，所述p+摻雜區(qū)、所述n+摻雜區(qū)和所述阱區(qū)均深入至所述埋氧層上。

9、在本實(shí)用新型esd保護(hù)器件一示例中，阱區(qū)為n阱或p阱。

10、在本實(shí)用新型esd保護(hù)器件一示例中，所述二極管陣列的四周設(shè)置有淺溝槽隔離結(jié)構(gòu)。

11、本實(shí)用新型還提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括上述任一示例中的esd保護(hù)器件。

12、本實(shí)用新型提供的基于soi工藝的esd保護(hù)器件，一方面由于esd保護(hù)器件包括二極管陣列，二極管陣列包括多個(gè)二極管行和多個(gè)所述二極管行沿列方向排列形成的二極管列，因此在該二極管陣列中即包括行方向形成的二極管，也包括列方向形成的二極管，所以該二極管陣列可以同時(shí)具有行方向和列方向上的兩種電流釋放路徑，進(jìn)而可以降低該esd保護(hù)器件在單位面積上的導(dǎo)通電阻，提升單位面積上esd保護(hù)器件的保護(hù)性能，更適用于先進(jìn)半導(dǎo)體器件的制造工藝。另一方面，由于部分阱區(qū)的表面設(shè)置有多晶硅層，因此在二極管陣列中會(huì)同時(shí)存在兩種導(dǎo)通電阻不同的二極管，即表面設(shè)置有多晶硅層的阱區(qū)對(duì)應(yīng)的二極管導(dǎo)通電阻較小，泄放電流較大；而表面未設(shè)置多晶硅層的阱區(qū)對(duì)應(yīng)的二極管導(dǎo)通電阻相對(duì)較高，功耗較大，發(fā)熱量較高；兩種導(dǎo)通電阻不同的二極管同時(shí)存在，這樣可以使得esd保護(hù)器件能夠更好地兼顧導(dǎo)通電阻、泄放電流、電路功耗和發(fā)熱量等性能，有利于提升esd保護(hù)器件的綜合保護(hù)性能。

技術(shù)特征：

1.一種基于soi工藝的esd保護(hù)器件，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的esd保護(hù)器件，其特征在于，所述多晶硅層設(shè)置于所述二極管行中的所述阱區(qū)表面或設(shè)置于所述二極管列中的所述阱區(qū)表面。

3.根據(jù)權(quán)利要求1所述的esd保護(hù)器件，其特征在于，沿所述soi襯底的厚度方向，所述多晶硅層凸出于所述p+摻雜區(qū)和所述n+摻雜區(qū)的表面。

4.根據(jù)權(quán)利要求1所述的esd保護(hù)器件，其特征在于，所述p+摻雜區(qū)和所述n+摻雜區(qū)的表面設(shè)置有金屬硅化物層，且相鄰所述p+摻雜區(qū)和所述n+摻雜區(qū)上方的所述金屬硅化物層之間絕緣。

5.根據(jù)權(quán)利要求1所述的esd保護(hù)器件，其特征在于，所述二極管行中所述阱區(qū)的寬度尺寸與所述二極管列中所述阱區(qū)的寬度尺寸相一致。

6.根據(jù)權(quán)利要求1所述的esd保護(hù)器件，其特征在于，所述二極管行中相鄰所述二極管之間和所述二極管列中相鄰所述二極管之間均為并聯(lián)連接。

7.根據(jù)權(quán)利要求1所述的esd保護(hù)器件，其特征在于，所述p+摻雜區(qū)、所述n+摻雜區(qū)和所述阱區(qū)均深入至所述埋氧層上。

8.根據(jù)權(quán)利要求1所述的esd保護(hù)器件，其特征在于，所述阱區(qū)為n阱或p阱。

9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的esd保護(hù)器件，其特征在于，所述二極管陣列的四周設(shè)置有淺溝槽隔離結(jié)構(gòu)。

10.一種半導(dǎo)體器件，其特征在于，包括權(quán)利要求1至9中任一項(xiàng)所述的esd保護(hù)器件。

技術(shù)總結(jié)
本技術(shù)提供一種基于SOI工藝的ESD保護(hù)器件及半導(dǎo)體器件，該ESD保護(hù)器件包括：SOI襯底、二極管陣列和多晶硅層；SOI襯底包括底層硅、埋氧層與頂層硅；二極管陣列成型于頂層硅，二極管陣列包括多個(gè)二極管行，每一二極管行均包括沿行方向交替設(shè)置的多個(gè)P+摻雜區(qū)和多個(gè)N+摻雜區(qū)；多個(gè)二極管行沿列方向排列，且相鄰兩行內(nèi)的多個(gè)P+摻雜區(qū)和多個(gè)N+摻雜區(qū)沿列的方向錯(cuò)位分布，以沿列方向?qū)?yīng)形成多個(gè)二極管列；每一二極管行和每一二極管列中，相鄰的P+摻雜區(qū)和N+摻雜區(qū)之間均形成有阱區(qū)；多晶硅層至少設(shè)置于部分阱區(qū)的表面。本申請(qǐng)的ESD保護(hù)器件可以減少SOI工藝中靜電釋放對(duì)芯片造成的損傷。

技術(shù)研發(fā)人員：胡玉佩,陳秉睿
受保護(hù)的技術(shù)使用者：杭州積海半導(dǎo)體有限公司
技術(shù)研發(fā)日：20240802
技術(shù)公布日：2025/5/15