本申請涉及鎖相環(huán)，特別是涉及一種鎖相環(huán)。

背景技術(shù)：

1、鎖相環(huán)是一種利用相位同步產(chǎn)生的電壓，去調(diào)諧壓控振蕩器以產(chǎn)生目標(biāo)頻率的負反饋控制系統(tǒng)。傳統(tǒng)的鎖相環(huán)大多為模擬鎖相環(huán)，模擬鎖相環(huán)包括鑒相器、分頻器以及壓控振蕩器，其中，鑒相器需要振蕩器在特定的頻率下才能產(chǎn)生穩(wěn)定的振蕩信號，響應(yīng)時間較長，無法快速啟動。

技術(shù)實現(xiàn)思路

1、基于此，有必要提供一種能夠快速啟動的鎖相環(huán)。

2、一種鎖相環(huán)，包括：

3、數(shù)字信號選擇器，數(shù)字信號選擇器的第一輸入端用于接入啟動脈沖信號；

4、數(shù)控延遲鏈，數(shù)控延遲鏈的第一輸入端連接數(shù)字信號選擇器的輸出端；

5、頻率采樣模塊，頻率采樣模塊的第一輸入端連接數(shù)控延遲鏈的輸出端，頻率采樣模塊的第二輸入端用于接入?yún)⒖紩r鐘；頻率采樣模塊用于根據(jù)參考時鐘將數(shù)控延遲鏈的輸出信號轉(zhuǎn)換為對應(yīng)的頻率數(shù)據(jù)；

6、頻差累計模塊，頻差累計模塊的第一輸入端連接頻差采樣模塊的輸出端，頻差累計模塊的第二輸入端用于接入目標(biāo)頻率，頻差累計模塊的輸出端連接數(shù)控延遲鏈的第二輸入端；頻差累計模塊用于確定并輸出目標(biāo)頻率和頻率數(shù)據(jù)的頻差，以使數(shù)控延遲鏈基于頻差對數(shù)字信號選擇器的輸出信號進行延遲；

7、異或門，異或門的第一輸入端連接數(shù)字信號選擇器的輸出端，異或門的第二輸入端連接數(shù)控延遲鏈的輸出端，異或門的輸出端連接數(shù)字信號選擇器的第二輸入端，以使數(shù)字信號選擇器在啟動脈沖信號單次觸發(fā)后持續(xù)輸出信號。

8、在其中一個實施例中，數(shù)控延遲鏈包括：

9、依次串聯(lián)的多級延遲鏈；其中，第一級延遲鏈的輸入端連接數(shù)字信號選擇器的輸出端，最后一級延遲鏈的輸出端連接頻率采樣模塊的第一輸入端；

10、控制邏輯電路，控制邏輯電路的輸入端連接頻差累計模塊的輸出端，控制邏輯電路的多個輸出端分別連接各級延遲鏈的受控端；控制邏輯電路用于根據(jù)頻差確定控制信號，控制信號用于確定各延遲鏈的延遲時間。

11、在其中一個實施例中，各延遲鏈均包括：

12、多個串聯(lián)的延遲模塊；其中，各延遲模塊的類型均一致；

13、多路選擇器，多路選擇器的多個輸入端分別一一對應(yīng)連接各延遲模塊的輸出端和第一個延遲模塊的輸入端，多路選擇器的輸出端連接下一級延遲鏈中第一個延遲模塊的輸入端，多路選擇器的受控端連接控制邏輯電路的輸出端，以在控制信號的驅(qū)動下選擇導(dǎo)通多路選擇器的其中一個輸入端和輸出端。

14、在其中一個實施例中，各延遲鏈滿足以下條件：

15、ni≥di+1

16、其中，ni為第i級延遲鏈中延遲模塊的數(shù)量，di+1為第i+1級延遲鏈中延遲模塊的延遲時間與第i級延遲鏈中延遲模塊的延遲時間的倍數(shù)，i為大于等于1的整數(shù)。

17、在其中一個實施例中，頻率采樣模塊包括：

18、時鐘分頻器，時鐘分頻器的輸入端連接數(shù)控延遲鏈的輸出端；

19、參考時鐘計數(shù)器，參考時鐘計數(shù)器用于接入?yún)⒖紩r鐘；參考時鐘計數(shù)器用于確定參考時鐘所對應(yīng)的時間長度；

20、起振時鐘計數(shù)器，起振時鐘計數(shù)器的第一輸入端連接時鐘分頻器的輸出端，起振時鐘計數(shù)器的第二輸入端連接參考時鐘計數(shù)器的輸出端；起振時鐘計數(shù)器用于確定數(shù)控延遲鏈的輸出信號在時間長度內(nèi)的實際計數(shù)值；

21、頻率計算邏輯電路，頻率計算邏輯電路的第一輸入端連接起振時鐘計數(shù)器的輸出端，頻率計算邏輯電路的第二輸入端連接參考時鐘計數(shù)器的輸出端，頻率計算邏輯電路的輸出端連接頻差累計模塊的第一輸入端；頻率計算邏輯電路用于根據(jù)實際計數(shù)值和時間長度，輸出頻率數(shù)據(jù)。

22、在其中一個實施例中，頻差累計模塊為pid控制器，pid控制器用于：

23、根據(jù)頻率數(shù)據(jù)和目標(biāo)頻率，確定對應(yīng)的頻差；

24、對頻差進行pid調(diào)節(jié)，得到pid調(diào)節(jié)結(jié)果；

25、對pid調(diào)節(jié)結(jié)果進行單位延遲，以確定累計后的頻差。

26、在其中一個實施例中，鎖相環(huán)還包括：

27、噪聲整形模塊，噪聲整形模塊的輸入端連接頻差累計模塊的輸出端，噪聲整形模塊的輸出端連接數(shù)控延遲鏈的第二輸入端；噪聲整形模塊用于接收并對頻差進行噪聲整形。

28、在其中一個實施例中，噪聲整形模塊包括：

29、噪聲生成模塊，噪聲生成模塊用于生成白噪聲；

30、加法器，加法器的第一輸入端連接頻差累計模塊的輸出端，加法器的第二輸入端連接噪聲生成模塊的輸出端，加法器的輸出端連接數(shù)控延遲鏈的第二輸入端。

31、在其中一個實施例中，鎖相環(huán)還包括：

32、數(shù)字低通濾波器，數(shù)字低通濾波器的輸入端連接噪聲整形模塊的輸出端，數(shù)字低通濾波器的輸出端連接數(shù)控延遲鏈的第二輸入端。

33、在其中一個實施例中，異或門的輸出信號為方波信號。

34、上述鎖相環(huán)，包括數(shù)字信號選擇器、數(shù)控延遲鏈、頻率采樣模塊、頻差累計模塊和異或門，其中，數(shù)字信號選擇器通過接收啟動脈沖信號，可以觸發(fā)數(shù)控延遲鏈基于數(shù)字選擇器的輸出信號生成起振時鐘，頻率采樣模塊根據(jù)該起振時鐘以及輸入的參考時鐘可以輸出對應(yīng)的頻率數(shù)據(jù)，頻差累計模塊根據(jù)該頻率數(shù)據(jù)以及輸入的目標(biāo)頻率可以輸出對應(yīng)的頻差至數(shù)控延遲鏈，從而使得數(shù)控延遲鏈在異或門輸出信號的觸發(fā)下，基于該頻差對輸出的起振時鐘進行修正，從而確定精確的起振時鐘。該鎖相環(huán)為純數(shù)字電路，與傳統(tǒng)的模擬鎖相環(huán)相比，省掉其中的振蕩器和模擬鑒相器，功耗低、響應(yīng)快，能夠?qū)崿F(xiàn)快速的起振；而且能夠在啟動脈沖信號的觸發(fā)下快速啟動，并實現(xiàn)持續(xù)的信號輸出以及持續(xù)的信號修正。

技術(shù)特征：

1.一種鎖相環(huán)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的鎖相環(huán)，其特征在于，所述數(shù)控延遲鏈包括：

3.根據(jù)權(quán)利要求2所述的鎖相環(huán)，其特征在于，各所述延遲鏈均包括：

4.根據(jù)權(quán)利要求3所述的鎖相環(huán)，其特征在于，各所述延遲鏈滿足以下條件：

5.根據(jù)權(quán)利要求1所述的鎖相環(huán)，其特征在于，所述頻率采樣模塊包括：

6.根據(jù)權(quán)利要求1所述的鎖相環(huán)，其特征在于，所述頻差累計模塊為pid控制器，所述pid控制器用于：

7.根據(jù)權(quán)利要求1所述的鎖相環(huán)，其特征在于，還包括：

8.根據(jù)權(quán)利要求7所述的鎖相環(huán)，其特征在于，所述噪聲整形模塊包括：

9.根據(jù)權(quán)利要求7所述的鎖相環(huán)，其特征在于，鎖相環(huán)還包括：

10.根據(jù)權(quán)利要求7所述的鎖相環(huán)，其特征在于，所述異或門的輸出信號為方波信號。

技術(shù)總結(jié)
本申請涉及一種上述鎖相環(huán)，包括數(shù)字信號選擇器、數(shù)控延遲鏈、頻率采樣模塊、頻差累計模塊和異或門，其中，數(shù)字信號選擇器通過接收啟動脈沖信號，可以觸發(fā)數(shù)控延遲鏈基于數(shù)字選擇器的輸出信號生成起振時鐘，頻率采樣模塊根據(jù)該起振時鐘以及輸入的參考時鐘可以輸出對應(yīng)的頻率數(shù)據(jù)，頻差累計模塊根據(jù)該頻率數(shù)據(jù)以及輸入的目標(biāo)頻率可以輸出對應(yīng)的頻差至數(shù)控延遲鏈，從而使得數(shù)控延遲鏈在異或門輸出信號的觸發(fā)下，基于該頻差對輸出的起振時鐘進行修正，從而確定精確的起振時鐘。該鎖相環(huán)功耗低、響應(yīng)快，能夠?qū)崿F(xiàn)快速的起振。

技術(shù)研發(fā)人員：李詩濡,溫治曉
受保護的技術(shù)使用者：珠海市杰理科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15