本申請涉及半導(dǎo)體制造，具體而言，涉及一種芯片封裝結(jié)構(gòu)及芯片封裝方法。

背景技術(shù)：

1、在半導(dǎo)體工藝中，封裝是半導(dǎo)體集成電路芯片生產(chǎn)加工中的重要一環(huán)，不僅可以安放、固定、密封、保護(hù)芯片，還可以增強(qiáng)電熱性能，同時還可以實現(xiàn)芯片內(nèi)部與外部電路的數(shù)據(jù)、信號的傳遞。但現(xiàn)有的感光芯片封裝仍存在成像質(zhì)量不佳等問題。

技術(shù)實現(xiàn)思路

1、為了至少克服現(xiàn)有技術(shù)中的上述不足，本申請的目的在于提供一種芯片封裝結(jié)構(gòu)及芯片封裝方法。

2、第一方面，本申請實施例提供一種芯片封裝結(jié)構(gòu)，所述芯片封裝結(jié)構(gòu)包括：

3、襯底；

4、第一重布線層，所述第一重布線層位于所述襯底的一側(cè)，所述第一重布線層位于所述襯底的部分區(qū)域；

5、芯片層，所述芯片層位于所述襯底的一側(cè)，所述芯片層包括至少一個感光芯片以及貫穿所述芯片側(cè)且位于所述芯片周側(cè)的導(dǎo)電走線，所述感光芯片包括感光側(cè)以及與所述感光側(cè)同側(cè)的電極引腳，所述感光側(cè)朝向所述襯底，所述電極引腳與所述第一重布線層電連接；

6、第二重布線層，所述第二重布線層位于所述芯片層遠(yuǎn)離所述襯底的一側(cè)，所述第二重布線層與所述導(dǎo)電走線電連接；

7、其中，在垂直于所述襯底所在平面的方向上，所述感光側(cè)與所述襯底之間的距離為10um～20um。

8、在一種可能的實現(xiàn)方式中，所述感光側(cè)包括感光區(qū)域，所述電極引腳位于所述感光區(qū)域之外；

9、所述感光區(qū)域在所述襯底上的正投影與所述第一重布線層在所述襯底上的正投影不重合。

10、在一種可能的實現(xiàn)方式中，所述芯片層還包括位于所述芯片周側(cè)以及所述芯片遠(yuǎn)離所述襯底一側(cè)的封裝層，所述封裝層上設(shè)置有貫穿所述封裝層的走線通孔，其中，所述導(dǎo)電走線位于所述走線通孔內(nèi)。

11、在一種可能的實現(xiàn)方式中，所述走線通孔在所述襯底上的正投影與所述芯片在所述襯底上的正投影不重合，所述走線通孔與所述襯底所在的平面垂直。

12、在一種可能的實現(xiàn)方式中，所述芯片封裝結(jié)構(gòu)還包括導(dǎo)電球，所述導(dǎo)電球位于所述第二重布線層遠(yuǎn)離所述芯片的一側(cè)，所述導(dǎo)電球與所述第二重布線層中的走線連接。

13、第二方面，本申請實施例還提供一種芯片封裝方法，所述方法包括：

14、提供一載板，在所述載板的一側(cè)制作包括至少一個感光芯片的芯片層，所述感光芯片包括感光側(cè)以及與所述感光側(cè)同側(cè)的電極引腳，所述感光側(cè)朝向所述載板；

15、去除所述載板，在所述感光側(cè)制作與所述電極引腳電連接的第一重布線層，所述第一重布線層在所述載板上的正投影與所述感光芯片在所述載板上的正投影部分重合；

16、提供一襯底，并將所述襯底與所述第一重布線遠(yuǎn)離所述芯片層的一側(cè)進(jìn)行鍵合，其中，在垂直于所述襯底所在平面的方向上，所述感光側(cè)與所述襯底之間的距離為10um～20um；

17、在所述芯片層上制作位于所述芯片周側(cè)且與所述第一重布線層電連接的導(dǎo)電走線；

18、在所述芯片層遠(yuǎn)離所述第一重布線層的一側(cè)制作與所述導(dǎo)電走線電連接的第二重布線層。

19、在一種可能的實現(xiàn)方式中，所述提供一載板，在所述載板的一側(cè)制作包括至少一個感光芯片的芯片層的步驟，包括：

20、提供一載板，在所述載板的一側(cè)制作一鍵合層，在所述鍵合層遠(yuǎn)離所述載板的一側(cè)放置至少一個芯片，所述芯片包括感光芯片；

21、對放置好所述芯片的載板進(jìn)行封裝處理，在所述芯片的周側(cè)以及遠(yuǎn)離所述載板的一側(cè)形成塑封層，得到所述芯片層。

22、在一種可能的實現(xiàn)方式中，所述在所述芯片層上制作位于所述芯片周側(cè)且與所述第一重布線層電連接的導(dǎo)電走線的步驟200，包括：

23、對所述芯片層進(jìn)行圖案化處理，制作貫穿所述塑封層的走線通孔，其中，所述走線通孔在所述襯底上的正投影與所述芯片在所述襯底上的正投影不重合；

24、對制作好所述走線通孔的芯片層進(jìn)行金屬濺射，形成位于所述走線通孔內(nèi)的導(dǎo)電走線，所述導(dǎo)電走線與所述第一重布線層電連接。

25、在一種可能的實現(xiàn)方式中，所述在所述芯片層遠(yuǎn)離所述第一重布線層的一側(cè)制作與所述導(dǎo)電走線電連接的第二重布線層的步驟之后，所述方法還包括：

26、對所述第二重布線層遠(yuǎn)離所述芯片層的一側(cè)進(jìn)行置球處理，得到與所述第二重布線層電連接的導(dǎo)電球，所述導(dǎo)電球通過所述第二重布線層中的走線與所述第一重布線層電連接。

27、在一種可能的實現(xiàn)方式中，在所述芯片的數(shù)量為多個時，所述對所述第二重布線層遠(yuǎn)離所述芯片層的一側(cè)進(jìn)行置球處理，得到與所述第二重布線層電連接的導(dǎo)電球之后，所述方法還包括：

28、對包括多個所述芯片的封裝結(jié)構(gòu)進(jìn)行切割，得到包括至少一個所述感光芯片的芯片封裝結(jié)構(gòu)。

29、基于上述任意一個方面，本申請實施例提供的芯片封裝結(jié)構(gòu)及芯片封裝方法，包括襯底、第一重布線層、芯片層及第二重布線層，第一重布線層位于襯底的一側(cè)，第一重布線層位于襯底的部分區(qū)域。芯片層位于襯底的一側(cè)，芯片層可以包括多個芯片(例如，感光芯片等)，多個芯片可以通過第一重布線層重新分配i/o引腳位置，以更好地適應(yīng)不同的封裝需求，提高封裝集成度及靈活性。并且，感光側(cè)與襯底之間的距離縮減至10um～20um，這將顯著減少光線在進(jìn)入感光側(cè)時的路徑，減少光線的反射和吸收，從而增大光的入射角，提高光電轉(zhuǎn)換效率，提升成像質(zhì)量。

技術(shù)特征：

1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述感光側(cè)包括感光區(qū)域，所述電極引腳位于所述感光區(qū)域之外；

3.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片層還包括位于所述芯片周側(cè)以及所述芯片遠(yuǎn)離所述襯底一側(cè)的封裝層，所述封裝層上設(shè)置有貫穿所述封裝層的走線通孔，其中，所述導(dǎo)電走線位于所述走線通孔內(nèi)。

4.根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于，所述走線通孔在所述襯底上的正投影與所述芯片在所述襯底上的正投影不重合，所述走線通孔與所述襯底所在的平面垂直。

5.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片封裝結(jié)構(gòu)還包括導(dǎo)電球，所述導(dǎo)電球位于所述第二重布線層遠(yuǎn)離所述芯片的一側(cè)，所述導(dǎo)電球與所述第二重布線層中的走線連接。

6.一種芯片封裝方法，其特征在于，所述方法包括：

7.根據(jù)權(quán)利要求6所述的芯片封裝方法，其特征在于，所述提供一載板，在所述載板的一側(cè)制作包括至少一個感光芯片的芯片層的步驟，包括：

8.根據(jù)權(quán)利要求7所述的芯片封裝方法，其特征在于，所述在所述芯片層上制作位于所述芯片周側(cè)且與所述第一重布線層電連接的導(dǎo)電走線的步驟，包括：

9.根據(jù)權(quán)利要求6所述的芯片封裝方法，其特征在于，所述在所述芯片層遠(yuǎn)離所述第一重布線層的一側(cè)制作與所述導(dǎo)電走線電連接的第二重布線層的步驟之后，所述方法還包括：

10.根據(jù)權(quán)利要求9所述的芯片封裝方法，其特征在于，在所述芯片的數(shù)量為多個時，所述對所述第二重布線層遠(yuǎn)離所述芯片層的一側(cè)進(jìn)行置球處理，得到與所述第二重布線層電連接的導(dǎo)電球之后，所述方法還包括：

技術(shù)總結(jié)
本申請?zhí)峁┮环N芯片封裝結(jié)構(gòu)及芯片封裝方法，涉及半導(dǎo)體制造技術(shù)領(lǐng)域。上述芯片封裝結(jié)構(gòu)包括襯底、第一重布線層、芯片層及第二重布線層，第一重布線層位于襯底的一側(cè)，第一重布線層位于襯底的部分區(qū)域。芯片層位于襯底的一側(cè)，芯片層可以包括多個芯片(例如，感光芯片等)，多個芯片可以通過第一重布線層重新分配I/O引腳位置，以更好地適應(yīng)不同的封裝需求，提高封裝集成度及靈活性。并且，感光側(cè)與襯底之間的距離縮減至10um～20um，這將顯著減少光線在進(jìn)入感光側(cè)時的路徑，減少光線的反射和吸收，從而增大光的入射角，提高光電轉(zhuǎn)換效率，提升成像質(zhì)量。

技術(shù)研發(fā)人員：李夢強(qiáng)
受保護(hù)的技術(shù)使用者：成都奕成集成電路有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15