本申請涉及半導體，特別是涉及一種半導體結構及其制造方法。

背景技術：

1、電力電子器件（power?electronic?device，簡稱ped），又稱為半導體功率器件，是一種用于電能變換和電能控制電路中的大功率(通常指電流為數(shù)十至數(shù)千安，電壓為數(shù)百伏以上)電子器件。隨著電力電子技術趨向于大功率化、高頻化、集成化的方向發(fā)展，為滿足生產(chǎn)及工作需求，需要提高半導體功率器件的工作效率。其中，半導體功率器件的工作效率通常取決于器件關斷期間的基區(qū)內(nèi)少數(shù)載流子(簡稱少子)的復合速度以及柵極抽取的載流子量。

2、相關技術中，為提高半導體功率器件的工作效率，通常會采用降低少數(shù)載流子壽命的方法。然而，這種方法雖然能夠縮短半導體功率器件關斷電流的過程，但是容易導致半導體功率器件導通期間的正向壓降增加，從而造成器件的通態(tài)功率損耗增加問題。

技術實現(xiàn)思路

1、基于此，本申請實施例提供了一種半導體結構及其制造方法，能夠在不影響柵源電容的情況下有效降低半導體功率器件的柵漏電容，以兼顧實現(xiàn)轉換速度的有效提高以及降低器件通態(tài)的功率損耗，從而有效提高半導體功率器件的工作效率。

2、為了實現(xiàn)上述目的，一方面，本申請一些實施例提供了一種半導體結構。該半導體結構包括基底、電容調節(jié)層、柵極結構和漏極結構；電容調節(jié)層位于所述基底的一側的中央位置；柵極結構位于所述電容調節(jié)層背離所述基底的一側；所述柵極結構覆蓋所述電容調節(jié)層的頂部和側壁以及所述基底的至少部分表面；漏極結構位于所述基底背離所述柵極結構的一側。

3、在一些實施例中，所述電容調節(jié)層在所述基底上的正投影位于所述柵極結構在所述基底上的正投影的內(nèi)部。

4、在一些實施例中，所述電容調節(jié)層在所述基底上的正投影位于所述柵極結構在所述基底上的正投影的中央位置。

5、在一些實施例中，所述柵極結構在所述基底上的厚度大于其在所述電容調節(jié)層上的厚度；其中，所述柵極結構的厚度為所述柵極結構在垂直于所述基底的方向上的尺寸。

6、在一些實施例中，所述基底包括自下而上依序疊層設置的襯底和外延層；其中，所述漏極結構位于所述襯底背離所述外延層的一側；所述電容調節(jié)層和所述柵極結構均位于所述外延層背離所述襯底的一側。

7、在一些實施例中，半導體結構還包括至少兩個阱區(qū)和至少兩個源區(qū)；至少兩個阱區(qū)位于所述外延層靠近所述柵極結構一側的內(nèi)部，并沿平行外延層表面的方向分布于所述柵極結構的兩側；至少兩個源區(qū)分別位于各所述阱區(qū)的內(nèi)部。

8、在一些實施例中，所述柵極結構包括自下而上依序疊層設置的柵介質層和柵導電層；其中，所述柵介質層保形覆蓋所述電容調節(jié)層的頂部和側壁以及所述基底的至少部分表面；所述柵導電層覆蓋所述柵介質層。

9、在一些實施例中，所述柵導電層背離所述基底一側的表面齊平。

10、另一方面，本申請還根據(jù)一些實施例，提供了一種半導體結構的制造方法，用于制備上述一些實施例中的半導體結構。該半導體結構的制造方法包括：形成基底；于所述基底的一側形成漏極結構；于所述基底背離所述漏極結構的一側的中央位置形成電容調節(jié)層；于所述電容調節(jié)層背離所述基底的一側形成柵極結構；所述柵極結構覆蓋所述電容調節(jié)層的頂部和側壁以及所述基底的至少部分表面。

11、在一些實施例中，所述形成基底包括：提供襯底；于所述襯底的一側形成外延層；在所述于所述基底背離所述漏極結構的一側的中央位置形成電容調節(jié)層之前，所述制造方法還包括：于所述外延層背離所述襯底的一側的內(nèi)部形成沿平行外延層表面的方向間隔分布的至少兩個阱區(qū)；于各所述阱區(qū)的內(nèi)部分別形成源區(qū)；其中，所述電容調節(jié)層形成于任相鄰兩個所述阱區(qū)之間的所述外延層的表面。

12、本申請實施例可以/至少具有以下優(yōu)點：

13、本申請實施例中，通過于基底一側的中央位置形成電容調節(jié)層；并使柵極結構覆蓋該電容調節(jié)層的頂部及側壁，以使得電容調節(jié)層位于柵極結構和基底之間并容置于柵極結構的內(nèi)部。本申請實施例通過形成電容調節(jié)層增大了柵極結構的中央位置處與漏極結構之間在成垂直基底方向上的距離，以有效降低柵漏電容、增大開關比，從而提高了半導體功率器件的響應速度，提高了器件頻率。此外，由于柵極結構在平行基底方向上的靠近源區(qū)的兩側是控制p阱的主要位置，其中央位置處對p阱的通斷幾乎沒有影響；因此，將電容調節(jié)層形成于柵極結構的中央位置，能夠幾乎不影響柵源電容，保證了對p阱的控制能力，從而降低了半導體功率器件的功耗。如此，本申請能夠在不影響柵源電容的情況下有效降低半導體功率器件的柵漏電容，以兼顧實現(xiàn)轉換速度的有效提高以及降低器件通態(tài)的功率損耗，從而有效提高半導體功率器件的工作效率。

14、本申請的一個或多個實施例的細節(jié)在下面的附圖和描述中提出。本申請的其他特征、目的和優(yōu)點將從說明書、附圖以及權利要求書變得明顯。

技術特征：

1.一種半導體結構，其特征在于，包括：

2.根據(jù)權利要求1所述的半導體結構，其特征在于，所述電容調節(jié)層在所述基底上的正投影位于所述柵極結構在所述基底上的正投影的內(nèi)部。

3.根據(jù)權利要求1所述的半導體結構，其特征在于，所述電容調節(jié)層在所述基底上的正投影位于所述柵極結構在所述基底上的正投影的中央位置。

4.根據(jù)權利要求1所述的半導體結構，其特征在于，所述柵極結構在所述基底上的厚度大于其在所述電容調節(jié)層上的厚度；其中，所述柵極結構的厚度為所述柵極結構在垂直于所述基底的方向上的尺寸。

5.根據(jù)權利要求1所述的半導體結構，其特征在于，所述基底包括自下而上依序疊層設置的襯底和外延層；其中，

6.根據(jù)權利要求5所述的半導體結構，其特征在于，還包括：

7.根據(jù)權利要求1所述的半導體結構，其特征在于，所述柵極結構包括自下而上依序疊層設置的柵介質層和柵導電層；其中，

8.根據(jù)權利要求7所述的半導體結構，其特征在于，所述柵導電層背離所述基底一側的表面齊平。

9.一種半導體結構的制造方法，其特征在于，包括：

10.根據(jù)權利要求9所述的半導體結構的制造方法，其特征在于，所述形成基底包括：

技術總結
本申請涉及一種半導體結構及其制造方法。該半導體結構包括基底、電容調節(jié)層、柵極結構和漏極結構；電容調節(jié)層位于所述基底的一側的中央位置；柵極結構位于所述電容調節(jié)層背離所述基底的一側；所述柵極結構覆蓋所述電容調節(jié)層的頂部和側壁以及所述基底的至少部分表面；漏極結構位于所述基底背離所述柵極結構的一側。本申請能夠在不影響柵源電容的情況下有效降低半導體功率器件的柵漏電容，以兼顧實現(xiàn)轉換速度的有效提高以及降低器件通態(tài)的功率損耗，從而有效提高半導體功率器件的工作效率。

技術研發(fā)人員：于海龍,董信國,孟昭生,趙朵朵,常靖華,賈超超
受保護的技術使用者：上海積塔半導體有限公司
技術研發(fā)日：
技術公布日：2025/5/15