本發(fā)明涉及集成電路，尤其涉及一種測試電路及其控制方法、存儲(chǔ)介質(zhì)、芯片。

背景技術(shù)：

1、在集成電路制造的過程中，為了提供高測試覆蓋率，基于掃描鏈和自動(dòng)測試矢量生成(automatic?test?pattern?generation,atpg)的設(shè)計(jì)可測性(design?for?test,dft)技術(shù)被普遍采用。

2、當(dāng)一個(gè)做好可測性設(shè)計(jì)插入的核心(core)要集成到頂層設(shè)計(jì)中時(shí)，核心的掃描結(jié)構(gòu)會(huì)和頂層的掃描結(jié)構(gòu)結(jié)合到一起，這樣使得核心無法做單獨(dú)測試。這就有了封裝核心(wrapper?core)。每個(gè)封裝核心都有一條封裝鏈(wrapper?chain)來將核心與周圍邏輯隔離。封裝鏈?zhǔn)欠庋b區(qū)(wrapper?cell)串到一起，封裝區(qū)包括掃描區(qū)(scan?cell)和復(fù)用器(mux)，插在輸入輸出端口(i/o?port)和邏輯核心(core?logic)之間。如圖1所示。在核心的i/o端口插入封裝區(qū)，封裝區(qū)可以傳遞i/o信號(hào)或者作為輸入捕獲值(input?capturevalue)或輸出啟動(dòng)值(output?launch?value)。

3、在核心的i/o端口添加封裝區(qū)，使得測試向量可以通過端口給入，可以提高端口處邏輯的覆蓋率。然而，一個(gè)好的設(shè)計(jì)一般不會(huì)在模塊的接口處設(shè)計(jì)大量組合邏輯，而是信號(hào)輸入后，先經(jīng)過一個(gè)寄存器打拍后才會(huì)進(jìn)入模塊的其他邏輯中。而寄存器是可以被穿到掃描鏈(scan?chain)上的，這樣連著寄存器輸出端口的邏輯就可以任意配置完成測試。

4、但是，現(xiàn)有技術(shù)中的測試覆蓋率有待提升。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)能夠?qū)Υ郎y試模塊進(jìn)行任意切割和劃分并插入測試電路進(jìn)行測試，提升測試覆蓋率。

2、為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種測試電路，測試電路包括：

3、第一信號(hào)選擇單元，所述第一信號(hào)選擇單元的第一輸入端耦接待測試模塊中的插入點(diǎn)的輸出端，所述第一信號(hào)選擇單元的第二輸入端耦接前一級(jí)測試模塊的輸出端或者測試向量輸入端；寄存單元，所述寄存單元的輸入端耦接所述第一信號(hào)選擇單元的輸出端，所述寄存單元的輸出端為測試模塊的輸出端，所述寄存單元用于寄存來自所述第一信號(hào)選擇單元的信號(hào)；第二信號(hào)選擇單元，所述第二信號(hào)選擇單元的第一輸入端耦接所述待測試模塊中的插入點(diǎn)的輸出端，所述第二信號(hào)選擇單元的第二輸入端耦接所述寄存單元的輸出端，所述第二信號(hào)選擇單元用于選擇性地將所述待測試模塊中的插入點(diǎn)的輸出信號(hào)或者所述寄存單元中的信號(hào)輸出至后級(jí)負(fù)載電路。

4、可選的，所述第一信號(hào)選擇單元的控制端接入第一選擇信號(hào)，所述第一選擇信號(hào)用于控制第一級(jí)測試模塊的所述第一信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)或者所述測試向量，所述第一選擇信號(hào)用于控制其他級(jí)測試模塊的所述第一信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)或者所述前一級(jí)測試模塊的輸出信號(hào)。

5、可選的，所述第二信號(hào)選擇單元的控制端接入第二選擇信號(hào)，所述第二選擇信號(hào)用于控制所述第二信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)或者所述寄存單元中的信號(hào)。

6、可選的，所述第二選擇信號(hào)為第一電平時(shí)，所述測試電路工作于非測試模式，所述第二信號(hào)選擇單元將所述待測試模塊中的插入點(diǎn)的輸出信號(hào)輸出至后級(jí)負(fù)載電路；所述第二選擇信號(hào)為第二電平時(shí)，所述測試電路工作于測試模式，所述第二信號(hào)選擇單元將所述寄存單元中的信號(hào)輸出至后級(jí)負(fù)載電路。

7、可選的，所述第一信號(hào)選擇單元包括第一多路復(fù)用器或者第一邏輯組合電路。

8、可選的，所述第二信號(hào)選擇單元包括第二多路復(fù)用器或者第二邏輯組合電路。

9、可選的，所述寄存單元包括寄存器，或者兩個(gè)級(jí)聯(lián)的鎖存器。

10、第二方面，本申請(qǐng)還公開一種測試電路的控制方法，控制方法包括：在測試模式下，控制至少一個(gè)級(jí)聯(lián)的測試模塊中的第一信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)，至少一個(gè)級(jí)聯(lián)的測試模塊中的寄存單元寄存所述待測試模塊中的插入點(diǎn)的輸出信號(hào)；控制所述至少一個(gè)級(jí)聯(lián)的測試模塊中的第一信號(hào)選擇單元輸出其耦接的寄存單元中的輸出信號(hào)；控制所述至少一個(gè)級(jí)聯(lián)的測試模塊中的第二信號(hào)選擇單元將其耦接的寄存單元中的信號(hào)輸出至其耦接的后級(jí)負(fù)載電路。

11、可選的，所述控制至少一個(gè)級(jí)聯(lián)的測試模塊中的第一信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)之前還包括：控制第一級(jí)測試模塊中的第一信號(hào)選擇單元輸出測試向量；控制其他級(jí)測試模塊中的第一信號(hào)選擇單元輸出其耦接的寄存單元中的輸出信號(hào)。

12、可選的，控制方法還包括：在非測試模式下，控制所述第二信號(hào)選擇單元將所述待測試模塊中的插入點(diǎn)的輸出信號(hào)輸出至所述后級(jí)負(fù)載電路。

13、第三方面，本申請(qǐng)還公開一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器運(yùn)行時(shí)執(zhí)行所述控制方法的步驟。

14、第四方面，本申請(qǐng)還公開一種芯片，芯片包括：運(yùn)算單元或邏輯單元，包括待測試模塊中的插入點(diǎn)；所述測試電路；至少一個(gè)后級(jí)負(fù)載電路。

15、與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

16、本申請(qǐng)技術(shù)方案中，測試電路包括至少一個(gè)級(jí)聯(lián)的測試模塊，測試模塊包括：第一信號(hào)選擇單元，第一信號(hào)選擇單元的第一輸入端耦接待測試模塊中的插入點(diǎn)的輸出端，第一信號(hào)選擇單元的第二輸入端耦接前一級(jí)測試模塊的輸出端或者測試向量輸入端；寄存單元，寄存單元的輸入端耦接第一信號(hào)選擇單元的輸出端，寄存單元的輸出端為測試模塊的輸出端，寄存單元用于寄存來自第一信號(hào)選擇單元的信號(hào)；第二信號(hào)選擇單元，第二信號(hào)選擇單元的第一輸入端耦接待測試模塊中的插入點(diǎn)的輸出端，第二信號(hào)選擇單元的第二輸入端耦接寄存單元的輸出端，第二信號(hào)選擇單元用于選擇性地將待測試模塊中的插入點(diǎn)的輸出信號(hào)或者寄存單元中的信號(hào)輸出至后級(jí)負(fù)載電路。本申請(qǐng)中通過設(shè)置第一信號(hào)選擇單元、寄存單元和第二信號(hào)選擇單元，對(duì)待測試模塊中的插入點(diǎn)的輸出信號(hào)以及后級(jí)負(fù)載電路進(jìn)行測試，能夠?qū)Υ郎y試模塊進(jìn)行任意切割和劃分，找到關(guān)鍵節(jié)點(diǎn)(也即上述插入點(diǎn))并插入測試電路進(jìn)行測試，實(shí)現(xiàn)待測試模塊中的插入點(diǎn)的輸出信號(hào)的可測性以及后級(jí)負(fù)載電路的可測性，提升電路的測試覆蓋率。此外，通過設(shè)置第二信號(hào)選擇單元，能夠在非測試模式下使其將待測試模塊中的插入點(diǎn)的輸出信號(hào)輸出至后級(jí)負(fù)載電路，實(shí)現(xiàn)對(duì)測試電路的旁路，保證了芯片的性能。

17、進(jìn)一步地，在存在掃描鏈的芯片中，測試模塊的接口還可以復(fù)用掃描鏈的接口，進(jìn)一步減少了接口數(shù)量，來提升電路的測試覆蓋率。

技術(shù)特征：

1.一種測試電路，其特征在于，包括至少一個(gè)級(jí)聯(lián)的測試模塊，所述測試模塊包括：

2.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述第一信號(hào)選擇單元的控制端接入第一選擇信號(hào)，所述第一選擇信號(hào)用于控制第一級(jí)測試模塊的所述第一信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)或者所述測試向量，所述第一選擇信號(hào)用于控制其他級(jí)測試模塊的所述第一信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)或者所述前一級(jí)測試模塊的輸出信號(hào)。

3.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述第二信號(hào)選擇單元的控制端接入第二選擇信號(hào)，所述第二選擇信號(hào)用于控制所述第二信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)或者所述寄存單元中的信號(hào)。

4.根據(jù)權(quán)利要求3所述的測試電路，其特征在于，所述第二選擇信號(hào)為第一電平時(shí)，所述測試電路工作于非測試模式，所述第二信號(hào)選擇單元將所述待測試模塊中的插入點(diǎn)的輸出信號(hào)輸出至后級(jí)負(fù)載電路；所述第二選擇信號(hào)為第二電平時(shí)，所述測試電路工作于測試模式，所述第二信號(hào)選擇單元將所述寄存單元中的信號(hào)輸出至后級(jí)負(fù)載電路。

5.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述第一信號(hào)選擇單元包括第一多路復(fù)用器或者第一邏輯組合電路。

6.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述第二信號(hào)選擇單元包括第二多路復(fù)用器或者第二邏輯組合電路。

7.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述寄存單元包括寄存器，或者兩個(gè)級(jí)聯(lián)的鎖存器。

8.一種基于權(quán)利要求1至7任一項(xiàng)所述測試電路的控制方法，其特征在于，包括：

9.根據(jù)權(quán)利要求8所述的測試電路的控制方法，其特征在于，所述控制至少一個(gè)級(jí)聯(lián)的測試模塊中的第一信號(hào)選擇單元輸出所述待測試模塊中的插入點(diǎn)的輸出信號(hào)之前還包括：

10.根據(jù)權(quán)利要求8所述的測試電路的控制方法，其特征在于，還包括：

11.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序被處理器運(yùn)行時(shí)執(zhí)行權(quán)利要求9至10中任一項(xiàng)所述控制方法的步驟。

12.一種芯片，其特征在于，包括：

技術(shù)總結(jié)
一種測試電路及其控制方法、存儲(chǔ)介質(zhì)、芯片，測試電路包括至少一個(gè)級(jí)聯(lián)的測試模塊，測試模塊包括：第一信號(hào)選擇單元，第一信號(hào)選擇單元的第一輸入端耦接待測試模塊中的插入點(diǎn)的輸出端，第一信號(hào)選擇單元的第二輸入端耦接前一級(jí)測試模塊的輸出端或者測試向量輸入端；寄存單元，寄存單元的輸入端耦接第一信號(hào)選擇單元的輸出端，寄存單元的輸出端為測試模塊的輸出端；第二信號(hào)選擇單元，第二信號(hào)選擇單元用于選擇性地將待測試模塊中的插入點(diǎn)的輸出信號(hào)或者寄存單元中的信號(hào)輸出至后級(jí)負(fù)載電路。本申請(qǐng)能夠?qū)Υ郎y試模塊進(jìn)行任意切割和劃分并插入測試電路進(jìn)行測試，提升測試覆蓋率。

技術(shù)研發(fā)人員：楊麗婷,俞劍,陳寧
受保護(hù)的技術(shù)使用者：上海復(fù)旦微電子集團(tuán)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/4/10