本發(fā)明屬于半導(dǎo)體集成電路制造，特別是涉及一種封裝基板及其制備方法。

背景技術(shù)：

1、隨著電子技術(shù)的發(fā)展，半導(dǎo)體市場(chǎng)要求更高的集成度，此時(shí)傳統(tǒng)封裝已經(jīng)不能滿足需求，先進(jìn)封裝技術(shù)發(fā)展稱為當(dāng)前時(shí)代的潮流。大多數(shù)的封裝基板將芯片貼裝在表面進(jìn)行封裝，但是有限的表面貼裝空間已經(jīng)不滿足更多芯片進(jìn)行表面貼裝。所以在封裝基板中埋入硅基中間層后可以提升封裝基板的利用率，減少表面的貼裝面積，將有限的表面空間留給高性能的芯片，但現(xiàn)有技術(shù)中一般只能集成一層硅基中間層，制備效率低。

2、同時(shí)，現(xiàn)有技術(shù)中通常使用減成法制備芯板上的第一層電路層，其可以實(shí)現(xiàn)的線路精度有限，難以適應(yīng)更高集成度的線路精度要求。

3、另外，現(xiàn)有技術(shù)中，在封裝基板中埋入硅基中間層時(shí)，需要在埋入硅基中間層相對(duì)應(yīng)的位置上進(jìn)行凹槽(cavity)的制作，然后用貼片機(jī)將硅基中間層貼在cavity中，再進(jìn)行表面介電層的壓合，如何在封裝基板中埋入更多的硅基中間層同時(shí)使硅基中間層的貼裝精度保持高精度是實(shí)現(xiàn)該制備過程的技術(shù)難點(diǎn)之一。

4、應(yīng)該注意，上面對(duì)技術(shù)背景的介紹只是為了方便對(duì)本技術(shù)的技術(shù)方案進(jìn)行清楚、完整的說明，并方便本領(lǐng)域技術(shù)人員的理解而闡述的，不能僅僅因?yàn)檫@些方案在本技術(shù)的背景技術(shù)部分進(jìn)行了闡述而認(rèn)為上述技術(shù)方案為本領(lǐng)域技術(shù)人員所公知。

技術(shù)實(shí)現(xiàn)思路

1、鑒于以上現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種封裝基板及其制備方法，用于解決現(xiàn)有技術(shù)中封裝基板中硅基中間層制備效率低且線路精度差的問題。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供一種封裝基板的制備方法，所述制備方法包括：

3、步驟1：提供一芯板，所述芯板包括第一導(dǎo)電層、中間介電層和第二導(dǎo)電層，所述第一導(dǎo)電層與所述第二導(dǎo)電層分別設(shè)置于所述中間介電層的兩個(gè)相對(duì)設(shè)置的表面；于所述第一導(dǎo)電層和所述第二導(dǎo)電層上均設(shè)置有包括第一線路圖形、第一凹槽和第一對(duì)位圖形的第一線路層；將第一硅基中間層對(duì)位貼合至所述第一凹槽內(nèi)；

4、步驟2：于所述第一硅基中間層上設(shè)置第一介電層，所述第一介電層覆蓋所述第一硅基中間層、所述第一線路層及顯露出的所述第一導(dǎo)電層、所述第二導(dǎo)電層的表面；于所述第一介電層上設(shè)置圖形化的第二線路層，所述第二線路層包括第二線路圖形、第二對(duì)位圖形、第二凹槽線路圖形和第一孔柱，所述第一孔柱貫穿所述第一介電層并與所述第一線路層、所述第一硅基中間層形成有效電連接；

5、步驟3：于所述第二線路層上設(shè)置包括第二凹槽的第二介電層，所述第二介電層覆蓋所述第二線路層和所述第一介電層顯露出的表面，所述第二介電層的所述第二凹槽顯露所述第二凹槽線路圖形；于所述第二介電層設(shè)置第二硅基中間層對(duì)位貼合在所述第二凹槽線路圖形上的所述第二凹槽內(nèi)；

6、步驟4：設(shè)置表面介電層，所述表面介電層覆蓋所述第二硅基中間層和所述第二介電層顯露出的表面；于所述表面介電層設(shè)置第三線路層，使所述第三線路層穿過所述表面介電層與所述第二硅基中間層形成有效電連接并穿過所述表面介電層和所述第二介電層與所述第二線路層形成有效電連接；

7、步驟5：將所述中間介電層與所述第一導(dǎo)電層、所述第二導(dǎo)電層均分離，得到分別位于所述第一導(dǎo)電層上的第一封裝基板結(jié)構(gòu)和位于所述第二導(dǎo)電層上的第二封裝基板結(jié)構(gòu)；分別去除所述第一導(dǎo)電層和所述第二導(dǎo)電層，顯露出所述第一線路層；于所述第一線路層和所述第三線路層表面分別設(shè)置圖形化的阻焊層，以顯露出所述第一線路層和所述第三線路層需要進(jìn)行電連接的部分。

8、可選地，步驟1中設(shè)置所述第一線路圖形的方法包括：

9、于所述第一導(dǎo)電層和所述第二導(dǎo)電層上均設(shè)置第一光敏干膜，對(duì)所述第一光敏干膜對(duì)應(yīng)所述第一線路圖形和所述第一對(duì)位圖形的位置進(jìn)行圖形化曝光；

10、對(duì)曝光后的所述第一光敏干膜進(jìn)行顯影，得到的圖形化的所述第一光敏干膜；

11、于圖形化的所述第一光敏干膜上設(shè)置第一線路層，所述第一線路層填充圖形化的所述第一光敏干膜之間的空隙；

12、去除圖形化的所述第一光敏干膜，得到包括所述第一線路圖形、所述第一凹槽和所述第一對(duì)位圖形的所述第一線路層。

13、可選地，步驟1中將所述第一硅基中間層對(duì)位貼合至所述第一凹槽的方法為：

14、在所述第一硅基中間層的下方設(shè)置芯片黏結(jié)薄膜，將所述第一硅基中間層通過所述芯片黏結(jié)薄膜貼合固化至所述第一凹槽內(nèi)；或在所述第一凹槽內(nèi)進(jìn)行點(diǎn)膠，將所述第一硅基中間層通過點(diǎn)膠得到的導(dǎo)電膠層貼合固化至所述第一凹槽內(nèi)；或在所述第一硅基中間層的下方設(shè)置各向異性的導(dǎo)電膜，將所述第一硅基中間層通過所述導(dǎo)電膜貼合固化至所述第一凹槽內(nèi)；

15、和/或步驟3中將所述第二硅基中間層對(duì)位貼合至所述第二凹槽的方法為：

16、在所述第二硅基中間層的下方設(shè)置芯片黏結(jié)薄膜，將所述第二硅基中間層通過所述芯片黏結(jié)薄膜貼合固化至所述第二凹槽內(nèi)；或在所述第二凹槽內(nèi)進(jìn)行點(diǎn)膠，將所述第二硅基中間層通過點(diǎn)膠得到的導(dǎo)電膠層貼合固化至所述第二凹槽內(nèi)；或在所述第二硅基中間層的下方設(shè)置各向異性的導(dǎo)電膜，將所述第二硅基中間層通過所述導(dǎo)電膜貼合固化至所述第二凹槽內(nèi)。

17、可選地，步驟3中設(shè)置包括所述第二凹槽的所述第二介電層的方法為：

18、通過壓印模板在一介電層上壓印出所述第二凹槽的圖形，沖壓打掉壓印出的所述第二凹槽的圖形對(duì)應(yīng)位置的所述第二介電層，將所述第二介電層放置到所述第二線路層上，通過所述第二對(duì)位圖形進(jìn)行對(duì)位，使所述第二介電層對(duì)應(yīng)打掉的所述第二凹槽的圖形對(duì)應(yīng)位置與所述第二線路層的所述第二凹槽線路圖形對(duì)準(zhǔn)，得到包括所述第二凹槽的圖形的所述第二介電層為所述第二介電層。

19、可選地，制備壓印模板的方法為：

20、在晶圓上制備僅所述第二凹槽對(duì)應(yīng)的位置被去除的圖形；將聚二甲基硅氧烷澆筑在所述晶圓的圖形上填充所述晶圓的空隙，去除所述晶圓，形成僅在所述第二凹槽對(duì)應(yīng)的位置未被去除的壓印模板；

21、或提供一臨時(shí)芯板，于所述臨時(shí)芯板上設(shè)置第二光敏干膜；對(duì)所述第二光敏干膜進(jìn)行曝光、顯影，得到僅所述第二凹槽對(duì)應(yīng)的位置被去除的第二光敏干膜；于所述第二光敏干膜上電鍍銅層填充所述光敏干膜的空隙；于所述銅層上電鍍鎳層，于所述鎳層上涂覆含氟涂層；去除所述第二光敏干膜；得到僅在所述第二凹槽對(duì)應(yīng)的位置存在所述銅層、鎳層和含氟涂層的壓印模板。

22、可選地，步驟3中設(shè)置包括所述第二凹槽的所述第二介電層的方法為：在所述第二線路層上設(shè)置第二介電層，通過基板線路圖形文件對(duì)所述第二介電層進(jìn)行圖形化的激光燒蝕，在所述第二介電層上得到第二凹槽的圖形，得到包括所述第二凹槽的圖形的所述第二介電層。

23、可選地，步驟2中設(shè)置圖形化的第二線路層的制備方法為：

24、于所述第一介電層上形成所述第一孔柱，所述第一孔柱貫穿所述第一介電層顯露出部分所述第一線路層和所述第一硅基中間層；于所述第一介電層上覆蓋第三種子層，所述第三種子層覆蓋所述第一孔柱顯露出的表面；于所述第三種子層上設(shè)置第四光敏干膜；對(duì)所述第四光敏干膜進(jìn)行曝光顯影后，得到圖形化的所述第四光敏干膜；于圖形化的所述第四光敏干膜之間的空隙設(shè)置第四導(dǎo)電層；去除第四光敏干膜，得到圖形化的所述第四導(dǎo)電層；閃蝕圖形化的所述第四導(dǎo)電層之間顯露出的所述第三種子層，以顯露出所述第三種子層下的第一介電層，得到的圖形化的所述第三種子層和所述第四導(dǎo)電層共同組成所述第二線路層；

25、和/或步驟4中設(shè)置第三線路層的方法為：

26、于所述表面介電層上設(shè)置第二孔柱，所述第二孔柱穿過所述第二介電層顯露出部分所述第二線路層；于所述第二孔柱及所述表面介電層的表面覆蓋第四種子層；于所述第一種子層的表面設(shè)置第三光敏干膜，對(duì)所述第三光敏干膜進(jìn)行圖形化曝光、顯影，得到圖形化的所述第三光敏干膜；于圖形化的所述第三光敏干膜上設(shè)置第五導(dǎo)電層，所述第五導(dǎo)電層填充圖形化的所述第三光敏干膜之間的空隙；去除圖形化的所述第三光敏干膜，得到圖形化的所述第五導(dǎo)電層，即為所述第三線路層。

27、可選地，所述第一對(duì)位圖形和/或所述第二對(duì)位圖形為n個(gè)圓形環(huán)繞形成的梅花孔結(jié)構(gòu)，n個(gè)圓形的圓心位于同一個(gè)圓的輪廓線上；或所述第一對(duì)位圖形和/或所述第二對(duì)位圖形為n個(gè)長(zhǎng)度相同、寬度不同的矩形沿長(zhǎng)度方向排列的游標(biāo)結(jié)構(gòu)，n為大于等于2的整數(shù)。

28、可選地，多次重復(fù)步驟3到步驟4，得到包括多層硅基中間層的所述封裝基板。

29、本發(fā)明還提供一種封裝基板，所述封裝基板采用上述任意一種制備方法得到。

30、如上，本發(fā)明的封裝基板及其制備方法，具有以下有益效果：

31、本發(fā)明通過在一個(gè)芯板的兩個(gè)表面同時(shí)設(shè)置各層結(jié)構(gòu)，從而可以在相同的時(shí)間內(nèi)將制備封裝基板結(jié)構(gòu)的數(shù)量擴(kuò)大兩倍，大大提高了封裝基板結(jié)構(gòu)的制備效率，有利于滿足產(chǎn)業(yè)中大批量生產(chǎn)應(yīng)用；

32、本發(fā)明通過使用埋線工藝(ets，embedded?trace?substrate)設(shè)置第一線路層，通過先設(shè)置圖形化的光敏層，再在光敏層圖形的空隙內(nèi)設(shè)置線路層，從而可以得到精細(xì)度更高的線路，常規(guī)線寬/線距為15微米/15微米，最小可以做到6微米/6微米，有利于高集成度、小型化的封裝基板結(jié)構(gòu)的應(yīng)用；

33、本發(fā)明通過壓印模板進(jìn)行壓印沖壓得到第二凹槽的圖形，同時(shí)可以在預(yù)先制備好包括第二凹槽的第二介電層后再直接轉(zhuǎn)移到需要設(shè)置第二介電層的器件上，制備效率更高，制備第二凹槽的速度更快，對(duì)第二凹槽的設(shè)置位置更加準(zhǔn)確，從而可以提高線路對(duì)準(zhǔn)度，提高器件的良率，同時(shí)適用于更高集成度的線路要求；

34、本發(fā)明通過設(shè)置梅花孔和游標(biāo)結(jié)構(gòu)作為對(duì)位結(jié)構(gòu)，使對(duì)位標(biāo)記更具辨識(shí)度，容易辨認(rèn)，以提高制備線路的精準(zhǔn)度，同時(shí)占用空間相對(duì)不大，有利于對(duì)小型化封裝基板的適應(yīng)；

35、本發(fā)明通過多種方式提高封裝基板線路的精確度，從而可以適應(yīng)更高集成度的硅基中間層增層的設(shè)置，實(shí)現(xiàn)有高密度硅基中間層的封裝基板，有利于滿足高集成度市場(chǎng)需求；

36、本發(fā)明通過對(duì)第一線路層的粗糙度設(shè)置，保證硅基中間層所在的封裝基板能實(shí)現(xiàn)高速信號(hào)傳輸?shù)男阅埽?/p>

37、本發(fā)明通過各向異性的導(dǎo)電膜來設(shè)置第一硅基中間層和第二硅基中間層，從而可以實(shí)現(xiàn)硅基中間層與第二凹槽良好牢固的導(dǎo)電連接，有利于提高器件的可靠性。