本發(fā)明涉及半導(dǎo)體封裝，尤其涉及芯片的堆疊封裝。

背景技術(shù)：

1、現(xiàn)如今先進封裝行業(yè)蓬勃發(fā)展，對于裸晶封裝的厚度要求越來越薄，但現(xiàn)有傳統(tǒng)打線封裝做到的裸晶封裝厚度已達到工藝和設(shè)備的極限，亟須通過新的互聯(lián)方式來制作更薄的封裝結(jié)構(gòu)；

2、1)傳統(tǒng)封裝是在基板上堆疊裸晶，然后通過引線與基板上金屬進行電氣連接的方式，最頂層裸晶引線最高點到塑封面之間需要留有一定的間隙；

3、2)傳統(tǒng)打線封裝仍使用基板作為載體，基板的最低厚度已到達工藝極限；

4、3)頂部裸晶與塑封面的間隙和基板最小加工厚度都已達到極限，如需制作超薄裸晶封裝，則需在單顆裸晶的厚度做到更低，而單顆裸晶的厚度越薄，制作良率越難保證；這樣就限制了超薄封裝的制作。

5、故，急需一種可解決上述問題的裸晶封裝方法。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的是提供一種疊加封裝的堆疊式芯片封裝方法，厚度薄、良品率高。

2、為了實現(xiàn)上述目的，本發(fā)明提供了一種疊加封裝的堆疊式芯片封裝方法，包括：步驟1，提供載板，提供若干具有導(dǎo)電柱的裸晶，所述導(dǎo)電柱與所述裸晶的電極電連接；步驟2，將一個所述裸晶堆疊于所述載板上或?qū)⒍鄠€所述裸晶依次錯位堆疊于所述載板上，且所有所述裸晶上的導(dǎo)電柱頂端錯位露出且頂面等高；步驟3，在所述載板上形成將所述裸晶和導(dǎo)電柱塑封于內(nèi)的封裝單體，使所有所述導(dǎo)電柱的頂面顯露于所述封裝單體的上表面；步驟4，在所述封裝單體顯露的導(dǎo)電柱的頂面上疊加預(yù)設(shè)高度的導(dǎo)電柱，將一個或多個裸晶導(dǎo)電柱朝上依次錯位堆疊于所述封裝單體上或者將另一獨立的所述封裝單體的導(dǎo)電柱的頂面朝上錯位堆疊于原所述封裝單體上，并使所有所述封裝單體的導(dǎo)電柱與原所述封裝體上顯露的導(dǎo)電柱錯開且頂面等高；步驟5，在所述載板上形成將原所述封裝單體、疊加所述的導(dǎo)電柱和堆疊于原所述封裝單體上的所述裸晶或封裝單體塑封于內(nèi)的另一封裝單體，并使所有所述導(dǎo)電柱的頂面顯露于所述封裝單體的上表面，重復(fù)步驟4至步驟5，直至所述載板上疊加預(yù)設(shè)層數(shù)的裸晶；步驟6，在最后形成的封裝單體上表面制作與所述導(dǎo)電柱電連接的重布線層；步驟7，在所述重布線層遠離所述封裝單體的一側(cè)制作焊腳，以制成堆疊式芯片封裝結(jié)構(gòu)；步驟8，將所述載板和所述堆疊式芯片封裝結(jié)構(gòu)解鍵合。

3、較佳地，獨立的所述封裝單體由步驟1至步驟3，或者步驟1至步驟5制成，且獨立的所述封裝單體為與所述載板解鍵合的封裝單體。

4、較佳地，疊加于原所述封裝單體上的另一獨立的所述封裝單體與原封裝單體的結(jié)構(gòu)相同或不同。

5、較佳地，所述裸晶的電極位于所述裸晶對稱線的一側(cè)，所述導(dǎo)電柱形成于所述裸芯的電極上，便于錯位堆疊時，將所有的電極及其上的導(dǎo)電柱錯開。

6、較佳地，將多個裸晶依次錯位堆疊于所述載板或封裝單體上，所述裸晶的數(shù)目為2、3。該方案使得每一封裝單體中結(jié)構(gòu)穩(wěn)定，且裸晶上的導(dǎo)電柱高度受控，易于制作，良品率高。

7、較佳地，步驟5中，新形成的所述封裝單體疊加于原所述封裝單體上或者包裹原所述封裝單體。

8、較佳地，提供具有導(dǎo)電柱的裸晶具體包括：提供晶圓，在所述晶圓的電極上通過電鍍工藝制作導(dǎo)電柱，并對所述晶圓背面的襯底進行減薄，對減薄后的晶圓進行切割以獲得若干具有導(dǎo)電柱的裸晶，所述裸晶為減薄裸芯。

9、較佳地，疊加于原所述封裝單體上的另一獨立的所述封裝單體中具有多個錯位堆疊的裸晶，且封裝所述裸晶的封裝單體經(jīng)過一次或多次封裝而成，且每次封裝時錯位未封裝的裸晶為1個或2個。該方案使得每一封裝單體中結(jié)構(gòu)穩(wěn)定，且裸晶上的導(dǎo)電柱高度受控，易于制作，良品率高。

10、較佳地，步驟4中，在所述封裝單體的導(dǎo)電柱的頂面上通過電鍍工藝制作預(yù)設(shè)高度的導(dǎo)電柱。使得疊加的導(dǎo)電柱與原導(dǎo)電柱之間連接穩(wěn)定性高。

11、較佳地，步驟4中，疊加的所述導(dǎo)電柱的預(yù)設(shè)高度與步驟5中待堆疊的結(jié)構(gòu)的厚度匹配，使得步驟5堆疊相應(yīng)結(jié)構(gòu)（具有導(dǎo)電柱的裸晶或者新的封裝結(jié)構(gòu)）時，疊加的導(dǎo)電柱與其上的頂部的導(dǎo)電柱的頂面直接等高，無需再次進行打磨或者蝕刻加工。

12、較佳地，步驟10中，將多個所述裸晶依次錯位堆疊于所述載板或者封裝單體上時，多個所述裸晶上的導(dǎo)電柱高度差與所述裸晶的厚度匹配，以使多個所述裸晶依次堆疊后所有所述導(dǎo)電柱的頂部等高。

13、較佳地，所述載體上，所有所述裸晶從下至上均向第一方向依次錯位堆疊，所述裸晶的電極位于所述裸晶對稱線的第二方向，所述第二方向與所述第一方向相反。

14、較佳地，步驟2之前，還在所述載板上形成了臨時鍵合膠層，在所述臨時鍵合膠層上形成了黑色絕緣層，一個所述裸晶或多個所述裸晶堆疊于所述黑色絕緣層上。該方案可以有效防止臨時鍵合和解鍵合工藝損傷堆疊的裸芯，有時是使用激光解鍵合時，損傷裸晶的表面。當(dāng)然，不限于此，可以直接使用不透光（吸光、遮光、反射光）材質(zhì)的臨時鍵合膠層代替臨時鍵合膠層和黑色絕緣層。

15、具體地，在所述臨時鍵合膠層上形成了黑色絕緣層具體為：在所述臨時鍵合膠層上粘貼黑色膜，操作簡單、成本低且使得臨時鍵合的鍵合面平整，提供良品率。

16、較佳地，在所述載板上形成將所述裸晶和導(dǎo)電柱塑封于內(nèi)的封裝單體具體包括：在所述載板上塑封以形成將所述裸晶和導(dǎo)電柱全包裹于內(nèi)的塑封體，打磨所述塑封體遠離所述載板的一側(cè)直至將所述導(dǎo)電柱的頂面顯露出來；在所述載板上形成將原所述封裝單體、疊加所述的導(dǎo)電柱和堆疊于原所述封裝單體上的所述裸晶或封裝單體塑封于內(nèi)的另一封裝單體具體包括：在所述載板上塑封以形成將原所述封裝單體、疊加所述的導(dǎo)電柱和堆疊于原所述封裝單體上的所述裸晶或封裝單體全包裹域內(nèi)的塑封體，打磨所述塑封體遠離所述載體的一側(cè)直至將所述導(dǎo)電柱的頂面顯露出來。

17、與現(xiàn)有技術(shù)相比，本發(fā)明先將導(dǎo)電柱形成于裸芯上，然后將具有導(dǎo)電柱的裸芯疊加封裝形成顯露導(dǎo)電柱的封裝單體，然后直接在封裝單體上形成重布線層，不但使得導(dǎo)電柱可以距離封裝單體更近，有效減薄封裝結(jié)構(gòu)，而且在封裝時，先封裝形成一個封裝單體，再在封裝單體上堆疊導(dǎo)電柱、裸芯/封裝單體進行二次封裝，使得最后封裝結(jié)構(gòu)中可以封裝很多層裸芯，且封裝的結(jié)構(gòu)穩(wěn)定性高，良品率高。再者，本發(fā)明使用導(dǎo)電柱代替?zhèn)鹘y(tǒng)打線方式，不但消除了頂部裸芯與封裝體頂面的間隙，還有效減少了裸芯的電極到封裝結(jié)構(gòu)的輸出端之間的信號傳輸距離。

技術(shù)特征：

1.一種疊加封裝的堆疊式芯片封裝方法，其特征在于：包括：

2.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：獨立的所述封裝單體由步驟1至步驟3，或者步驟1至步驟5制成，且獨立的所述封裝單體為與所述載板解鍵合的封裝單體。

3.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：疊加于原所述封裝單體上的另一獨立的所述封裝單體與原封裝單體的結(jié)構(gòu)相同或不同。

4.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：所述裸晶的電極位于所述裸晶對稱線的一側(cè)，所述導(dǎo)電柱形成于所述裸芯的電極上。

5.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：將多個裸晶依次錯位堆疊于所述載板或封裝單體上，所述裸晶的數(shù)目為2、3。

6.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：步驟5中，新形成的所述封裝單體疊加于原所述封裝單體上或者包裹原所述封裝單體。

7.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：提供具有導(dǎo)電柱的裸晶具體包括：提供晶圓，在所述晶圓的電極上通過電鍍工藝制作導(dǎo)電柱，并對所述晶圓背面的襯底進行減薄，對減薄后的晶圓進行切割以獲得若干具有導(dǎo)電柱的裸晶，所述裸晶為減薄裸芯。

8.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：步驟4中，在所述封裝單體的導(dǎo)電柱的頂面上通過電鍍工藝制作預(yù)設(shè)高度的導(dǎo)電柱。

9.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：步驟4中，疊加的所述導(dǎo)電柱的預(yù)設(shè)高度與步驟5中待堆疊的結(jié)構(gòu)的厚度匹配。

10.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：步驟10中，將多個所述裸晶依次錯位堆疊于所述載板或者封裝單體上時，多個所述裸晶上的導(dǎo)電柱高度差與所述裸晶的厚度匹配，以使多個所述裸晶依次堆疊后所有所述導(dǎo)電柱的頂部等高。

11.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：所述載體上，所有所述裸晶從下至上均向第一方向依次錯位堆疊，所述裸晶的電極位于所述裸晶對稱線的第二方向，所述第二方向與所述第一方向相反。

12.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：步驟2之前，還在所述載板上形成了臨時鍵合膠層，在所述臨時鍵合膠層上形成了黑色絕緣層，一個所述裸晶或多個所述裸晶堆疊于所述黑色絕緣層上。

13.如權(quán)利要求12所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：在所述臨時鍵合膠層上形成了黑色絕緣層具體為：在所述臨時鍵合膠層上粘貼黑色膜。

14.如權(quán)利要求1所述的疊加封裝的堆疊式芯片封裝方法，其特征在于：在所述載板上形成將所述裸晶和導(dǎo)電柱塑封于內(nèi)的封裝單體具體包括：在所述載板上塑封以形成將所述裸晶和導(dǎo)電柱全包裹于內(nèi)的塑封體，打磨所述塑封體遠離所述載板的一側(cè)直至將所述導(dǎo)電柱的頂面顯露出來；

技術(shù)總結(jié)
本發(fā)明公開了一種疊加封裝的堆疊式芯片封裝方法，包括：提供載板，提供若干具有導(dǎo)電柱的裸晶；將一個或多個裸晶依次錯位堆疊于載板上且導(dǎo)電柱頂端錯位露出且頂面等高；在載板上形成將裸晶和導(dǎo)電柱塑封于內(nèi)的封裝單體并使導(dǎo)電柱頂面顯露；在封裝單體顯露的導(dǎo)電柱上疊加導(dǎo)電柱，將一個或多個裸晶或另一獨立的封裝單體依次錯位堆疊于封裝單體上并導(dǎo)電柱錯開且頂面等高；在載板上形成另一封裝單體并導(dǎo)電柱的頂面顯露，重復(fù)上述步驟直至疊加預(yù)設(shè)數(shù)目的裸晶或封裝單體；在封裝單體上表面制作重布線層；在重布線層上制作焊腳以制成堆疊式芯片封裝結(jié)構(gòu)。本發(fā)明厚度薄、良品率高。

技術(shù)研發(fā)人員：何瀚,劉昆奇,王欽,韓磊,洪瑞斌,張文濤,翁志坤
受保護的技術(shù)使用者：廣東芯成漢奇半導(dǎo)體技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15