本發(fā)明實施例涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

1、在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型：模擬電路、數(shù)字電路和數(shù)/?；旌想娐?，其中存儲器件是數(shù)字電路中的一個重要類型。近年來，在存儲器件中，快閃存儲器(flash?memory)的發(fā)展尤為迅速?？扉W存儲器的主要特點是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點，因而在微機、自動化控制等多項領(lǐng)域得到了廣泛的應(yīng)用。

2、其中，片上eflash(即嵌入式flash)作為指令和數(shù)據(jù)的非易失性存儲模塊，在低功耗的嵌入式芯片soc設(shè)計領(lǐng)域正得到愈加廣泛的應(yīng)用。處理器主要負責(zé)控制、操作系統(tǒng)平臺和一般的信號處理等任務(wù)，eflash則用來存儲指令和數(shù)據(jù)。處理器需要訪問eflash以獲得所需要的指令和數(shù)據(jù)，才能完成相應(yīng)的任務(wù)處理操作。通常處理器對于指令的訪問更加頻繁。相對于處理器可以通過指令級并行、超標量設(shè)計和大量使用寄存器來提高性能，eflash性能的提升只能依賴于工藝改良等為數(shù)不多的辦法。因此，隨著處理器性能的提升，eflash的片上取指速度逐漸成為soc系統(tǒng)性能的瓶頸，eflash片上取指令速度的快慢會直接影響和制約著soc的整體性能。

技術(shù)實現(xiàn)思路

1、本發(fā)明實施例解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，有利于提高半導(dǎo)體結(jié)構(gòu)的良率和可靠性。

2、為解決上述問題，本發(fā)明實施例提供一種半導(dǎo)體結(jié)構(gòu)，包括：基底，包括存儲區(qū)，存儲區(qū)包括相鄰的存儲單元區(qū)和位線區(qū)；疊層?xùn)沤Y(jié)構(gòu)，位于存儲單元區(qū)的基底上，疊層?xùn)沤Y(jié)構(gòu)包括浮柵結(jié)構(gòu)、以及位于浮柵結(jié)構(gòu)上的控制柵結(jié)構(gòu)；擦除柵結(jié)構(gòu)，位于存儲單元區(qū)中相鄰疊層?xùn)沤Y(jié)構(gòu)的相對側(cè)壁圍成的基底上，擦除柵結(jié)構(gòu)覆蓋兩側(cè)的疊層?xùn)沤Y(jié)構(gòu)的側(cè)壁；層間介質(zhì)層，位于基底上，層間介質(zhì)層覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)的頂部。

3、可選的，基底還包括邏輯區(qū)；半導(dǎo)體結(jié)構(gòu)還包括：器件柵結(jié)構(gòu)，位于邏輯區(qū)的基底上；層間介質(zhì)層還覆蓋器件柵結(jié)構(gòu)的頂部。

4、可選的，疊層?xùn)沤Y(jié)構(gòu)的頂部、器件柵結(jié)構(gòu)的頂部與擦除柵結(jié)構(gòu)的頂部齊平。

5、可選的，半導(dǎo)體結(jié)構(gòu)還包括：器件柵插塞，貫穿器件柵結(jié)構(gòu)頂部的層間介質(zhì)層、并與器件柵結(jié)構(gòu)電連接；控制柵插塞，貫穿控制柵結(jié)構(gòu)頂部的層間介質(zhì)層、并與控制柵結(jié)構(gòu)電連接；位線插塞，貫穿位線區(qū)的基底頂部的層間介質(zhì)層、并與位線區(qū)的基底電連接。

6、相應(yīng)的，本發(fā)明實施例還提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底，包括存儲區(qū)，存儲區(qū)包括相鄰的存儲單元區(qū)和位線區(qū)，基底上形成有疊層材料層，疊層材料層包括第一柵極材料層和位于第一柵極材料層上的第二柵極材料層，疊層材料層上形成有分立的硬掩模層；沿硬掩模層圖形化疊層材料層，保留位于存儲單元區(qū)中的疊層材料層作為疊層?xùn)沤Y(jié)構(gòu)，疊層?xùn)沤Y(jié)構(gòu)中的第一柵極材料層作為浮柵結(jié)構(gòu)，疊層?xùn)沤Y(jié)構(gòu)中的第二柵極材料層作為控制柵結(jié)構(gòu)；去除硬掩模層；去除硬掩模層后，在存儲單元區(qū)中相鄰疊層?xùn)沤Y(jié)構(gòu)的相對側(cè)壁圍成的基底上形成擦除柵結(jié)構(gòu)，擦除柵結(jié)構(gòu)覆蓋兩側(cè)的疊層?xùn)沤Y(jié)構(gòu)的側(cè)壁；在基底上形成覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)的頂部的層間介質(zhì)層。

7、可選的，去除硬掩模層的步驟包括：在疊層?xùn)沤Y(jié)構(gòu)側(cè)部的基底上形成遮擋層，遮擋層覆蓋部分或全部疊層?xùn)沤Y(jié)構(gòu)的側(cè)壁，且露出硬掩模層頂部；以遮擋層為掩膜，去除硬掩模層。

8、可選的，采用干法刻蝕工藝去除硬掩模層。

9、可選的，在疊層?xùn)沤Y(jié)構(gòu)側(cè)部的基底上形成遮擋層的步驟中，遮擋層的材料包括有機材料。

10、可選的，去除硬掩模層后，還包括：去除遮擋層。

11、可選的，采用濕法刻蝕工藝去除遮擋層。

12、可選的，沿硬掩模層圖形化疊層材料層的步驟包括：以硬掩模層為掩膜圖形化第二柵極材料層，去除硬掩模層暴露的第二柵極材料層，保留剩余第二柵極材料層作為控制柵結(jié)構(gòu)；形成覆蓋控制柵結(jié)構(gòu)和硬掩模層側(cè)壁的側(cè)墻；以側(cè)墻和硬掩模層共同為掩膜圖形化第一柵極材料層，去除側(cè)墻和硬掩模層暴露的第一柵極材料層，保留剩余第一柵極材料層作為浮柵結(jié)構(gòu)；在疊層?xùn)沤Y(jié)構(gòu)側(cè)部的基底上形成遮擋層的步驟中，遮擋層至少覆蓋浮柵結(jié)構(gòu)的側(cè)壁。

13、可選的，形成覆蓋控制柵結(jié)構(gòu)和硬掩模層側(cè)壁的側(cè)墻之后，以側(cè)墻和硬掩模層共同為掩膜圖形化第一柵極材料層之前，還包括：去除存儲單元區(qū)中，相鄰疊層?xùn)沤Y(jié)構(gòu)相背側(cè)壁上部分厚度的側(cè)墻。

14、可選的，提供基底的步驟中，基底還包括邏輯區(qū)；去除硬掩膜層后，形成層間介質(zhì)層前，形成方法還包括：在邏輯區(qū)的基底上形成器件柵結(jié)構(gòu)；形成層間介質(zhì)層的步驟中，層間介質(zhì)層還覆蓋器件柵結(jié)構(gòu)頂部。

15、可選的，在同一步驟中形成器件柵結(jié)構(gòu)和擦除柵結(jié)構(gòu)。

16、可選的，形成器件柵結(jié)構(gòu)和擦除柵結(jié)構(gòu)的步驟包括：形成覆蓋基底和疊層?xùn)沤Y(jié)構(gòu)的第三柵極材料層；以疊層?xùn)沤Y(jié)構(gòu)頂部為刻蝕停止位置圖形化第三柵極材料層，形成位于存儲單元區(qū)中，相鄰疊層?xùn)沤Y(jié)構(gòu)的相對側(cè)壁圍成的基底上的擦除柵結(jié)構(gòu)、以及位于邏輯區(qū)的器件柵結(jié)構(gòu)。

17、可選的，形成層間介質(zhì)層之后，形成方法還包括：形成貫穿控制柵頂部的層間介質(zhì)層、并與控制柵結(jié)構(gòu)電連接的控制柵插塞；形成貫穿器件柵結(jié)構(gòu)頂部的層間介質(zhì)層、并與器件柵結(jié)構(gòu)電連接的器件柵插塞；形成貫穿位線區(qū)的基底頂部的層間介質(zhì)層、并與位線區(qū)的基底電連接的位線插塞。

18、可選的，在同一步驟中形成控制柵插塞和器件柵插塞。

19、可選的，形成位線插塞、控制柵插塞和器件柵插塞的步驟包括：形成貫穿位線區(qū)的基底頂部的層間介質(zhì)層、控制柵結(jié)構(gòu)頂部的層間介質(zhì)層、以及器件柵結(jié)構(gòu)頂部的層間介質(zhì)層的開口；填充開口，形成位于位線區(qū)的基底頂部的位線插塞、位于擦除柵頂部的擦除柵插塞、以及位于器件柵結(jié)構(gòu)頂部的器件柵插塞。

20、可選的，提供基底的步驟中，硬掩膜層的材料包括氮化硅；在基底上形成覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)的頂部的層間介質(zhì)層的步驟中，層間介質(zhì)層的材料包括氧化硅。

21、與現(xiàn)有技術(shù)相比，本發(fā)明實施例的技術(shù)方案具有以下優(yōu)點：

22、本發(fā)明實施例提供的半導(dǎo)體結(jié)構(gòu)中，層間介質(zhì)層覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)的頂部；本發(fā)明實施例中，在工藝制程中，將硬掩膜層去除之后，再形成擦除柵結(jié)構(gòu)，從而層間介質(zhì)層直接覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)的頂部，減小了疊層?xùn)沤Y(jié)構(gòu)頂部與基底之間的高度差，在形成擦除柵結(jié)構(gòu)的過程中，先形成全覆蓋的第三柵極材料層，疊層?xùn)沤Y(jié)構(gòu)頂部與基底之間的高度差減小，使得位線區(qū)的第三柵極材料層頂部與疊層?xùn)沤Y(jié)構(gòu)上的第三柵極材料層頂部高度差減小，再以疊層?xùn)沤Y(jié)構(gòu)頂部為刻蝕停止位置回刻蝕部分厚度的第三柵極材料層，使得位線區(qū)的第三柵極材料層頂部平坦度較好，則再圖形化第三柵極材料層形成擦除柵結(jié)構(gòu)和器件柵結(jié)構(gòu)時，有利于減小由于刻蝕高度差較大而出現(xiàn)區(qū)域性缺陷(例如，高度較大的位置具有刻蝕殘留物，高度較小的位置過刻蝕損傷基底)的概率，從而有利于提高半導(dǎo)體結(jié)構(gòu)的良率和可靠性，同時，層間介質(zhì)層直接覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)，則在形成控制柵插塞時，省去了刻蝕硬掩膜層的步驟，有利于簡化工藝流程，節(jié)約成本，而且，層間介質(zhì)層通常硬度較低，易于刻蝕，從而易于在疊層?xùn)沤Y(jié)構(gòu)頂部形成控制柵插塞，有利于提高工藝兼容性。

23、本發(fā)明實施例提供的形成方法中，沿硬掩模層圖形化疊層材料層，保留位于存儲區(qū)中的疊層材料層作為疊層?xùn)沤Y(jié)構(gòu)，去除硬掩模層，去除硬掩模層后，在存儲單元區(qū)中，相鄰疊層?xùn)沤Y(jié)構(gòu)的相對側(cè)壁圍成的基底上形成擦除柵結(jié)構(gòu)，在基底上形成覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)的頂部的層間介質(zhì)層；本發(fā)明實施例中，將硬掩膜層去除之后，再形成擦除柵結(jié)構(gòu)，減小了疊層?xùn)沤Y(jié)構(gòu)頂部與基底之間的高度差，在形成擦除柵結(jié)構(gòu)的過程中，先形成全覆蓋的第三柵極材料層，疊層?xùn)沤Y(jié)構(gòu)頂部與基底之間的高度差減小，使得位線區(qū)的第三柵極材料層頂部與疊層?xùn)沤Y(jié)構(gòu)上的第三柵極材料層頂部高度差減小，再以疊層?xùn)沤Y(jié)構(gòu)頂部為刻蝕停止位置回刻蝕部分厚度的第三柵極材料層，使得位線區(qū)的第三柵極材料層頂部平坦度較好，則再圖形化第三柵極材料層形成擦除柵結(jié)構(gòu)和器件柵結(jié)構(gòu)時，有利于減小由于刻蝕高度差較大而出現(xiàn)區(qū)域性缺陷(例如，高度較大的位置具有刻蝕殘留物，高度較小的位置過刻蝕損傷基底)的概率，從而有利于提高半導(dǎo)體結(jié)構(gòu)的良率和可靠性，同時，層間介質(zhì)層直接覆蓋擦除柵結(jié)構(gòu)和疊層?xùn)沤Y(jié)構(gòu)，則在形成控制柵插塞時，省去了刻蝕硬掩膜層的步驟，有利于簡化工藝流程，節(jié)約成本，而且，層間介質(zhì)層通常硬度較低，易于刻蝕，從而易于在疊層?xùn)沤Y(jié)構(gòu)頂部形成控制柵插塞，有利于提高工藝兼容性。