技術(shù)特征：

1.一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述檢測邏輯的電路結(jié)構(gòu)包括：

3.根據(jù)權(quán)利要求2所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述脈沖計數(shù)器1和脈沖計數(shù)器2結(jié)構(gòu)相同，兩者中任意一個的電路結(jié)構(gòu)包括：

4.根據(jù)權(quán)利要求3所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述鎖存單元的電路結(jié)構(gòu)包括：

5.根據(jù)權(quán)利要求4所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述補(bǔ)償邏輯的電路結(jié)構(gòu)包括：

6.根據(jù)權(quán)利要求5所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述6位計數(shù)器的電路結(jié)構(gòu)包括：

7.根據(jù)權(quán)利要求5所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述鎖存器陣列的電路結(jié)構(gòu)包括：

8.根據(jù)權(quán)利要求7所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述可配置電阻串的電路結(jié)構(gòu)包括：

9.根據(jù)權(quán)利要求8所述的一種應(yīng)用于高速時域交織adc的比較器的雙模失調(diào)校準(zhǔn)電路，其特征在于，所述開關(guān)陣列的電路結(jié)構(gòu)包括：

技術(shù)總結(jié)
本發(fā)明公開了一種應(yīng)用于高速時域交織ADC的比較器的雙模失調(diào)校準(zhǔn)電路，包括：校準(zhǔn)邏輯、n個通道和可配置電阻串；其中，校準(zhǔn)邏輯包括檢測邏輯和補(bǔ)償邏輯；每個通道分別與校準(zhǔn)邏輯和可配置電阻串連接；n個通道中的任意一個包括：開關(guān)陣列、鎖存器陣列和比較器。通過本發(fā)明所提出的檢測邏輯來減少比較器失調(diào)檢測過程中的噪聲影響；采用多個通道復(fù)用一個校準(zhǔn)邏輯和可配置電阻串，極大地減少了電路的功耗和面積；可配置電阻串根據(jù)得到的外部信號MODESEL對應(yīng)選擇粗校準(zhǔn)模式或細(xì)校準(zhǔn)模式，粗校準(zhǔn)模式相較于細(xì)校準(zhǔn)模式具有更大的校準(zhǔn)范圍和更快的收斂速度，而細(xì)校準(zhǔn)模式相較于粗校準(zhǔn)模式則具有更高的校準(zhǔn)精度。

技術(shù)研發(fā)人員：丁瑞雪,姬鵬飛,黨力,劉術(shù)彬,朱樟明
受保護(hù)的技術(shù)使用者：西安電子科技大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/19