本公開(kāi)的一些方面提供了具有改善的電特性和集成的半導(dǎo)體器件。

背景技術(shù)：

1、半導(dǎo)體器件由于其小尺寸、多功能特性和/或低制造成本而在電子工業(yè)中得到廣泛使用。半導(dǎo)體器件可以被分為存儲(chǔ)邏輯數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器器件、執(zhí)行邏輯數(shù)據(jù)操作過(guò)程的半導(dǎo)體邏輯器件以及包括存儲(chǔ)器元件和邏輯元件的混合半導(dǎo)體器件。

2、鑒于近來(lái)電子器件向更低功耗、更高操作速度發(fā)展的趨勢(shì)，需要許多當(dāng)代和新興的半導(dǎo)體器件以高速和/或低操作電壓操作。此外，需要提高許多半導(dǎo)體器件的集成密度。然而，隨著半導(dǎo)體器件的集成密度提高，一些半導(dǎo)體器件可能遭受電性能劣化和可靠性降低。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)本公開(kāi)的一些實(shí)現(xiàn)方式的一種半導(dǎo)體器件可以包括：基板；在基板上的晶體管；電連接到晶體管的位線結(jié)構(gòu)；在位線結(jié)構(gòu)上的溝道層；與位線結(jié)構(gòu)相交的柵極結(jié)構(gòu)；電連接晶體管和位線結(jié)構(gòu)的第一導(dǎo)電線；與第一導(dǎo)電線重疊的上屏蔽線；以及側(cè)屏蔽線，側(cè)屏蔽線彼此間隔開(kāi)且第一導(dǎo)電線插置在其間，上屏蔽線和側(cè)屏蔽線可以與第一導(dǎo)電線和位線結(jié)構(gòu)電分隔。

2、根據(jù)本公開(kāi)的一些實(shí)現(xiàn)方式的一種半導(dǎo)體器件可以包括：基板；在基板上的第一晶體管；電連接到第一晶體管的位線結(jié)構(gòu)；在位線結(jié)構(gòu)上的溝道層；與位線結(jié)構(gòu)相交的柵極結(jié)構(gòu)；電連接第一晶體管和位線結(jié)構(gòu)的第一導(dǎo)電線和第二導(dǎo)電線；與第一導(dǎo)電線重疊的上屏蔽線；以及側(cè)屏蔽線，側(cè)屏蔽線彼此間隔開(kāi)且第一導(dǎo)電線插置在其間，上屏蔽線可以位于與第二導(dǎo)電線相同的水平處，第一導(dǎo)電線可以位于與側(cè)屏蔽線相同的水平處。

3、根據(jù)本公開(kāi)的一些實(shí)現(xiàn)方式的一種半導(dǎo)體器件可以包括：基板；在基板上的第一晶體管和第二晶體管；電連接到第一晶體管的位線結(jié)構(gòu)；在位線結(jié)構(gòu)上的溝道層；與位線結(jié)構(gòu)相交的柵極結(jié)構(gòu)；電連接到溝道層的數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)；電連接第一晶體管和位線結(jié)構(gòu)的第一導(dǎo)電線和第二導(dǎo)電線；電連接到第二晶體管的上屏蔽線和側(cè)屏蔽線；圍繞第一導(dǎo)電線和側(cè)屏蔽線的第一下絕緣層；以及圍繞第二導(dǎo)電線和上屏蔽線的第二下絕緣層，上屏蔽線可以與第一導(dǎo)電線重疊，側(cè)屏蔽線可以彼此間隔開(kāi)且第一導(dǎo)電線插置在其間。

技術(shù)特征：

1.一種半導(dǎo)體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括電連接所述第一導(dǎo)電線和所述位線結(jié)構(gòu)的第二導(dǎo)電線，

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，進(jìn)一步包括橫向圍繞所述第二導(dǎo)電線和所述上屏蔽線的下絕緣層。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述多條側(cè)屏蔽線的下表面和所述第一導(dǎo)電線的下表面共面。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括橫向圍繞所述多條側(cè)屏蔽線和所述第一導(dǎo)電線的下絕緣層。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括與所述第一導(dǎo)電線垂直重疊的下屏蔽線，

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述上屏蔽線和所述多條側(cè)屏蔽線配置為從電源接收電力。

8.一種半導(dǎo)體器件，包括：

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述上屏蔽線和所述多條側(cè)屏蔽線與所述第一導(dǎo)電線、所述第二導(dǎo)電線和所述位線結(jié)構(gòu)電隔離。

10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述上屏蔽線的下表面和所述第一導(dǎo)電線的上表面彼此面對(duì)。

11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進(jìn)一步包括：

12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中所述第一導(dǎo)電線的所述上表面和所述多條側(cè)屏蔽線的上表面與所述下蓋層的下表面接觸，以及

13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，進(jìn)一步包括延伸穿過(guò)所述下蓋層的第二接觸，

14.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述位線結(jié)構(gòu)位于比所述第一導(dǎo)電線、所述第二導(dǎo)電線、所述上屏蔽線和所述側(cè)屏蔽線高的垂直水平處。

15.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進(jìn)一步包括：

16.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一晶體管包括雜質(zhì)區(qū)和外圍柵電極層，以及

17.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進(jìn)一步包括在所述基板上的第二晶體管，

18.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述位線結(jié)構(gòu)在第一方向上延伸，

19.一種半導(dǎo)體器件，包括：

20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，進(jìn)一步包括位于比所述溝道層高的垂直水平處的連接墊，

技術(shù)總結(jié)
一種半導(dǎo)體器件包括基板、在基板上的晶體管、電連接到晶體管的位線結(jié)構(gòu)、在位線結(jié)構(gòu)上的溝道層、與位線結(jié)構(gòu)相交的柵極結(jié)構(gòu)、電連接晶體管和位線結(jié)構(gòu)的第一導(dǎo)電線、與第一導(dǎo)電線重疊的上屏蔽線、以及側(cè)屏蔽線，側(cè)屏蔽線彼此間隔開(kāi)且第一導(dǎo)電線插置其間。上屏蔽線和側(cè)屏蔽線與第一導(dǎo)電線和位線結(jié)構(gòu)電分隔。

技術(shù)研發(fā)人員：尹世寧,權(quán)旲炫,金東建,元福淵
受保護(hù)的技術(shù)使用者：三星電子株式會(huì)社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15