本發(fā)明涉及半導(dǎo)體器件，尤其涉及一種低功耗mosfet元胞結(jié)構(gòu)、制備方法及mosfet器件。

背景技術(shù)：

1、功率mosfet器件目前已成為各種功率管理應(yīng)用的關(guān)鍵部件，憑借其制造工藝簡單，器件可靠性高，電流密度大，元胞密度高等特點(diǎn)；但隨著社會(huì)需求越來越大，對(duì)器件的開關(guān)速度、能耗、效率等提出了更高要求，因此如何提高器件性能，成為當(dāng)前研究的熱點(diǎn)。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種低功耗mosfet元胞結(jié)構(gòu)，該結(jié)構(gòu)有效降低了mosfet的寄生電容，提升產(chǎn)品開關(guān)速度，降低了功耗。

2、為達(dá)此目的，本發(fā)明采用以下技術(shù)方案：一種低功耗mosfet元胞結(jié)構(gòu)，所述結(jié)構(gòu)包括漏極金屬以及位于漏極金屬上表面的外延層，外延層中設(shè)置有u形縱向深槽，所述深槽內(nèi)設(shè)置有多晶硅分離柵，所述多晶硅分離柵的中下部被熱氧化層包裹，上部被介電隔離層包裹，介電隔離層的上方設(shè)置有兩個(gè)相背設(shè)置的柵極，兩個(gè)柵極間填充有介質(zhì)層，柵極與深槽的槽壁間設(shè)置有柵氧化層，所述介質(zhì)層延伸至外延層的上方，所述外延中還設(shè)置有p-well區(qū)、n+區(qū)及p+區(qū)。

3、作為一種具體的實(shí)施方式，所述外延層的厚度為3.1~3.3μm，電阻率為0.17~0.19ω·cm，外延層中摻雜有砷元素，摻雜濃度為3.27~3.78×1016cm-3。

4、作為一種具體的實(shí)施方式，所述熱氧化層和柵氧化層均采用了二氧化硅材料，所述介質(zhì)層采用了硼磷硅酸鹽玻璃材料。

5、作為一種具體的實(shí)施方式，所述介電隔離層采用了低k介質(zhì)材料，介電隔離層的上表面低于深槽的槽面高度。

6、本發(fā)明的另一個(gè)目的是提供上述低功耗mosfet元胞結(jié)構(gòu)的制備方法，包括以下步驟：

7、1）準(zhǔn)備襯底，在襯底上生長一層外延層；

8、2）在外延層的元胞區(qū)域進(jìn)行縱向深槽刻蝕，并在深槽內(nèi)生長一層u形熱氧化層，熱氧化層延伸至外延層的上表面，在熱氧化層上淀積一層厚多晶硅；

9、3）采用干法刻蝕，將厚多晶硅進(jìn)行回刻，回刻至預(yù)先設(shè)定的深度以制備多晶硅分離柵結(jié)構(gòu)，并對(duì)深槽側(cè)墻的熱氧化層進(jìn)行各向同性刻蝕，刻蝕至露出部分多晶硅分離柵；

10、4）在深槽內(nèi)、位于熱氧化層的上方淀積低k介質(zhì)材料，低k介質(zhì)材料延伸至外延層的上方；

11、5）對(duì)淀積的低k介質(zhì)材料進(jìn)行回刻，形成介電隔離層；

12、6）在介電隔離層的上方、位于深槽的槽側(cè)面上生長一層?xùn)叛趸瘜?，柵氧化層延伸至外延層的上方，而后在柵氧化層上及介電隔離層的上方淀積一層厚度為0.1-0.2μm的薄多晶硅層，薄多晶硅層呈u形；

13、7）采用各向異性刻蝕多晶硅，中部的多晶硅刻蝕至底部露出介電隔離層，剩余兩側(cè)的多晶硅形成窄柵結(jié)構(gòu)，最后窄柵側(cè)壁厚度為0.08~0.09μm；

14、8）淀積介質(zhì)層將深槽填滿，通過離子注入形式在外延上形成p-well區(qū)、n+區(qū)及p+區(qū)，最后通過對(duì)襯底背面減薄及背面金屬蒸發(fā)技術(shù)形成漏極。

15、作為一種具體的實(shí)施方式，所述襯底采用了電阻率為0.0011~0.0012ω·cm的n型硅襯底。

16、作為一種具體的實(shí)施方式，介電隔離層的厚度小于熱氧化層的厚度。

17、作為一種具體的實(shí)施方式，深槽的深度為0.75~0.85μm。

18、作為一種具體的實(shí)施方式，步驟6）中所生長的柵氧化層的厚度為0.045~0.050μm。

19、本發(fā)明的第三個(gè)目的是提供一種低功耗mosfet器件，包括若干個(gè)上述低功耗mosfet元胞結(jié)構(gòu)，所有元胞結(jié)構(gòu)的源極相連組成mosfet器件的源極，漏極相連組成mosfet器件的漏極，柵極相連組成mosfet器件的的柵極。

20、與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：本專利提出的低功耗mosfet元胞結(jié)構(gòu)，其采用了新型ng結(jié)構(gòu)，可以降低fp引起的寄生電容，還可以提高器件漂移區(qū)電荷分配，同時(shí)改善寄生電容，為了進(jìn)一步降低器件寄生電容，在柵極和fp結(jié)構(gòu)之間額外引入低k介質(zhì)層（low-k?dielectric?layer，ldl）。不同于傳統(tǒng)mosfet器件中完整的柵多晶硅電極結(jié)構(gòu)，ng結(jié)構(gòu)的mosfet器件柵極中間的多晶硅被部分剔除，形成了沿柵氧化層分布的ng結(jié)構(gòu)。ng結(jié)構(gòu)相比于傳統(tǒng)器件更窄，但不影響柵極正常的開關(guān)過程和開啟電壓。除此之外，在柵極與fp結(jié)構(gòu)之間可以淀積低k介質(zhì)層來取代傳統(tǒng)結(jié)構(gòu)中的氧化層，進(jìn)一步降低寄生電容。

技術(shù)特征：

1.一種低功耗mosfet元胞結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)包括漏極金屬以及位于漏極金屬上表面的外延層，外延層中設(shè)置有u形縱向深槽，所述深槽內(nèi)設(shè)置有多晶硅分離柵，所述多晶硅分離柵的中下部被熱氧化層包裹，上部被介電隔離層包裹，介電隔離層的上方設(shè)置有兩個(gè)相背設(shè)置的柵極，兩個(gè)柵極間填充有介質(zhì)層，柵極與深槽的槽壁間設(shè)置有柵氧化層，所述介質(zhì)層延伸至外延層的上方，所述外延中還設(shè)置有p-well區(qū)、n+區(qū)及p+區(qū)。

2.根據(jù)權(quán)利要求1所述的一種低功耗mosfet元胞結(jié)構(gòu)，其特征在于，所述外延層的厚度為3.1~3.3μm，電阻率為0.17~0.19ω·cm，外延層中摻雜有砷元素，摻雜濃度為3.27~3.78×1016cm-3。

3.根據(jù)權(quán)利要求1所述的一種低功耗mosfet元胞結(jié)構(gòu)，其特征在于，所述熱氧化層和柵氧化層均采用了二氧化硅材料，所述介質(zhì)層采用了硼磷硅酸鹽玻璃材料。

4.根據(jù)權(quán)利要求1所述的一種低功耗mosfet元胞結(jié)構(gòu)，其特征在于，所述介電隔離層采用了低k介質(zhì)材料，介電隔離層的上表面低于深槽的槽面高度。

5.一種如權(quán)利要求1至4中任一權(quán)利要求所述的一種低功耗mosfet元胞結(jié)構(gòu)的制備方法，其特征在于，包括以下步驟：

6.根據(jù)權(quán)利要求4所述的一種低功耗mosfet元胞結(jié)構(gòu)的制備方法，其特征在于，所述襯底采用了電阻率為0.0011~0.0012ω·cm的n型硅襯底。

7.根據(jù)權(quán)利要求4所述的一種低功耗mosfet元胞結(jié)構(gòu)的制備方法，其特征在于，介電隔離層的厚度小于熱氧化層的厚度。

8.根據(jù)權(quán)利要求4所述的一種低功耗mosfet元胞結(jié)構(gòu)的制備方法，其特征在于，深槽的深度為0.75~0.85μm。

9.根據(jù)權(quán)利要求4所述的一種低功耗mosfet元胞結(jié)構(gòu)的制備方法，其特征在于，步驟6）中所生長的柵氧化層的厚度為0.045~0.050μm。

10.一種低功耗mosfet器件，其特征在于，包括若干個(gè)如權(quán)利要求1至3中任一權(quán)利要求所述的低功耗mosfet元胞結(jié)構(gòu)，所有元胞結(jié)構(gòu)的源極相連組成mosfet器件的源極，漏極相連組成mosfet器件的漏極，柵極相連組成mosfet器件的的柵極。

技術(shù)總結(jié)
本發(fā)明公開了一種低功耗MOSFET元胞結(jié)構(gòu)，該結(jié)構(gòu)包括漏極金屬以及位于漏極金屬上表面的外延層，外延層中設(shè)置有U形縱向深槽，所述深槽內(nèi)設(shè)置有多晶硅分離柵，所述多晶硅分離柵的中下部被熱氧化層包裹，上部被介電隔離層包裹，介電隔離層的上方設(shè)置有兩個(gè)相背設(shè)置的柵極，兩個(gè)柵極間填充有介質(zhì)層，柵極與深槽的槽壁間設(shè)置有柵氧化層，所述介質(zhì)層延伸至外延層的上方，所述外延中還設(shè)置有P?well區(qū)、N+區(qū)及P+區(qū)。本發(fā)明采用了新型NG結(jié)構(gòu)，可以降低FP引起的寄生電容，還可以提高器件漂移區(qū)電荷分配，同時(shí)改善寄生電容。

技術(shù)研發(fā)人員：趙承杰,周炳
受保護(hù)的技術(shù)使用者：德興市意發(fā)功率半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15