背景技術(shù)：

1、本發(fā)明總體上涉及半導(dǎo)體器件制造的領(lǐng)域，并且更具體地涉及具有連接到背側(cè)電力輸送網(wǎng)絡(luò)的頂部源極/漏極區(qū)和底部源極/漏極區(qū)的垂直傳輸場(chǎng)效應(yīng)晶體管(vtfet)。

2、半導(dǎo)體器件通過在半導(dǎo)體襯底上方依序沉積材料的絕緣(電介質(zhì))層、導(dǎo)電層及半導(dǎo)體層且使用光刻圖案化各種層以在其上形成電路組件及元件來制造。通常，這些半導(dǎo)體器件包括形成在半導(dǎo)體襯底上制造的集成電路(ic)的多個(gè)電路。

3、vtfet器件允許電流從底部源極/漏極區(qū)垂直地流動(dòng)到頂部源極/漏極區(qū)。在vtfet器件中，底部源極/漏極區(qū)位于最靠近晶片的位置，柵極區(qū)位于底部源極/漏極區(qū)的頂部，并且頂部源極/漏極區(qū)位于柵極區(qū)的頂部。底部源極/漏極區(qū)位于最靠近其上形成電路的晶片的位置，并且頂部源極/漏極區(qū)位于最遠(yuǎn)離其上形成電路的晶片的位置。因此，需要通過頂部源極/漏極區(qū)接觸背側(cè)電力輸送網(wǎng)絡(luò)。

技術(shù)實(shí)現(xiàn)思路

1、在第一實(shí)施例中，在晶片上提供垂直傳輸場(chǎng)效應(yīng)晶體管(vtfet)。在第一實(shí)施例中，背側(cè)電力輸送網(wǎng)絡(luò)在晶片的背側(cè)上。在第一實(shí)施例中，第一背側(cè)觸點(diǎn)連接到vtfet的底部源極/漏極區(qū)和背側(cè)電力輸送網(wǎng)絡(luò)的第一部分。在第一實(shí)施例中，第二背側(cè)觸點(diǎn)連接到vtfet的頂部源極/漏極區(qū)和背側(cè)電力輸送網(wǎng)絡(luò)的第二部分。

2、在第一實(shí)施例中，vtfet具有第一寬度，并且其中第一寬度是接觸式多晶間距(cpp)。在第一實(shí)施例中，第二背側(cè)觸點(diǎn)與vtfet相距至少第一寬度。在第一實(shí)施例中，第二背側(cè)觸點(diǎn)與vtfet相距第一寬度的兩倍。在第一實(shí)施例中，背側(cè)電力輸送網(wǎng)絡(luò)選自由時(shí)鐘、電力或輸出信號(hào)組成的組。

3、本發(fā)明的實(shí)施例提供了到頂部源極/漏極區(qū)的增加尺寸的背側(cè)觸點(diǎn)以增加電阻。本發(fā)明的實(shí)施例提供從器件到背側(cè)配電網(wǎng)絡(luò)的高驅(qū)動(dòng)和低電阻路徑。本發(fā)明的實(shí)施例通過將單個(gè)cpp用于多個(gè)連接來提供增加的面積效率。本發(fā)明的實(shí)施例提供通過背側(cè)電力輸送網(wǎng)絡(luò)將任何數(shù)量的信號(hào)(例如，時(shí)鐘、總線、i/o、電源、接地等)分配或輸送到vtfet的源極/漏極/柵極區(qū)。

4、在第二實(shí)施例中，晶片上的多個(gè)垂直傳輸場(chǎng)效應(yīng)晶體管(vtfet)。在第二實(shí)施例中，背側(cè)電力輸送網(wǎng)絡(luò)在晶片的背側(cè)上。在第二實(shí)施例中，第一背側(cè)觸點(diǎn)連接到多個(gè)vtfet的每個(gè)vtfet的底部源極/漏極區(qū)和背側(cè)電力輸送網(wǎng)絡(luò)的第一部分。在第二實(shí)施例中，第二背側(cè)觸點(diǎn)連接到多個(gè)vtfet的每個(gè)vtfet的頂部源極/漏極區(qū)和背側(cè)電力輸送網(wǎng)絡(luò)的第二部分。

5、在第二實(shí)施例中，多個(gè)vtfet中的vtfet具有第一寬度，并且其中第一寬度是接觸式多晶間距(cpp)。在第二實(shí)施例中，第二背側(cè)觸點(diǎn)與多個(gè)vtfet的第一vtfet相距至少第一寬度。在第二實(shí)施例中，第二背側(cè)觸點(diǎn)與多個(gè)vtfet的第一vtfet相距第一寬度的兩倍。在第二實(shí)施例中，第一背側(cè)觸點(diǎn)連接到有源區(qū)域?qū)?。在第二?shí)施例中，背側(cè)電力輸送網(wǎng)絡(luò)選自由時(shí)鐘、電力或輸出信號(hào)組成的組。在第二實(shí)施例中，第二背側(cè)觸點(diǎn)的高度是多個(gè)vtfet的vtfet單元的高度。

6、本發(fā)明的實(shí)施例提供了具有全單元高度觸點(diǎn)(full?cell?height?contact)的捆扎nfet和pfet器件。本發(fā)明的實(shí)施例提供了避免前側(cè)到背側(cè)連接中的rx或有源區(qū)域?qū)右垣@得較低電阻的解決方案。本發(fā)明的實(shí)施例提供通過背側(cè)電力輸送網(wǎng)絡(luò)將任何數(shù)量的信號(hào)(例如，時(shí)鐘、總線、i/o、電源、接地等)分配或輸送到vtfet的源極/漏極/柵極區(qū)。

7、在第三實(shí)施例中，第一多個(gè)vtfet在晶片上的第一行中。在第三實(shí)施例中，第二多個(gè)vtfet在晶片上的第二行中，并且第一行與第二行垂直相鄰。在第三實(shí)施例中，第一共享背側(cè)觸點(diǎn)連接到第一多個(gè)vtfet的每個(gè)vtfet的頂部源極/漏極區(qū)。在第三實(shí)施例中，第二共享背側(cè)觸點(diǎn)連接到第二多個(gè)vtfet的每個(gè)vtfet的頂部源極/漏極區(qū)。在第三實(shí)施例中，第二背側(cè)觸點(diǎn)連接到第一共享背側(cè)觸點(diǎn)、第二共享背側(cè)觸點(diǎn)和背側(cè)電力輸送網(wǎng)絡(luò)。在第三實(shí)施例中，背側(cè)電力輸送網(wǎng)絡(luò)在晶片的背側(cè)上。

8、在第三實(shí)施例中，第一共享底部觸點(diǎn)連接第一多個(gè)vtfet的每個(gè)vtfet的底部源極/漏極區(qū)。在第三實(shí)施例中，第二共享底部觸點(diǎn)連接到第二多個(gè)vtfet的每個(gè)vtfet的底部源極/漏極區(qū)。在第三實(shí)施例中，第一共享底部觸點(diǎn)連接到背側(cè)電力輸送網(wǎng)絡(luò)的第一部分，并且其中第二共享底部觸點(diǎn)連接到背側(cè)電力輸送網(wǎng)絡(luò)的第二部分。

9、在第三實(shí)施例中，共享底部觸點(diǎn)連接第一多個(gè)vtfet的每個(gè)vtfet的底部源極/漏極區(qū)和第二多個(gè)vtfet的每個(gè)vtfet的底部源極/漏極區(qū)。在第三實(shí)施例中，共享底部觸點(diǎn)連接到背側(cè)電力輸送網(wǎng)絡(luò)。

10、在第三實(shí)施例中，第一多個(gè)vtfet和第二多個(gè)vtfet的每個(gè)vtfet具有第一寬度，并且其中第一寬度是接觸式多晶間距(cpp)。在第三實(shí)施例中，第二背側(cè)觸點(diǎn)可以與多個(gè)第一多個(gè)vtfet中的第一vtfet相距至少第一寬度。在第三實(shí)施例中，第二背側(cè)觸點(diǎn)與第一多個(gè)vtfet的第一vtfet相距第一寬度的兩倍。在第三實(shí)施例中，背側(cè)電力輸送網(wǎng)絡(luò)選自由時(shí)鐘、電力或輸出信號(hào)組成的組。

11、本發(fā)明的實(shí)施例提供了到頂部源極/漏極區(qū)的增加尺寸的背側(cè)觸點(diǎn)以增加電阻。本發(fā)明的實(shí)施例提供從器件到背側(cè)配電網(wǎng)絡(luò)的高驅(qū)動(dòng)和低電阻路徑。本發(fā)明的實(shí)施例通過將單個(gè)cpp用于多個(gè)連接來提供增加的面積效率。本發(fā)明的實(shí)施例提供了具有全單元高度觸點(diǎn)的捆扎nfet和pfet器件。本發(fā)明的實(shí)施例提供了避免前側(cè)到背側(cè)連接中的rx或有源區(qū)域?qū)右垣@得較低電阻的解決方案。本發(fā)明的實(shí)施例提供通過背側(cè)電力輸送網(wǎng)絡(luò)將任何數(shù)量的信號(hào)(例如，時(shí)鐘、總線、i/o、電源、接地等)分配或輸送到vtfet的源極/漏極/柵極區(qū)。

技術(shù)特征：

1.一種半導(dǎo)體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括：

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括：

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二背側(cè)觸點(diǎn)的高度是所述vtfet的單元的高度。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一背側(cè)觸點(diǎn)連接到有源區(qū)域?qū)印?/p>

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述背側(cè)電力輸送網(wǎng)絡(luò)選自包括時(shí)鐘、電力或輸出信號(hào)的組。

7.一種半導(dǎo)體器件，包括：

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，還包括：

9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，還包括：

10.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述第二背側(cè)觸點(diǎn)的高度是所述多個(gè)vtfet的vtfet單元的高度。

11.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述第一背側(cè)觸點(diǎn)連接到有源區(qū)域?qū)印?/p>

12.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述背側(cè)電力輸送網(wǎng)絡(luò)選自包括時(shí)鐘、電力或輸出信號(hào)的組。

13.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，還包括：

14.一種半導(dǎo)體器件，包括：

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括：

16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括：

17.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括：

18.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括：

19.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述背側(cè)電力輸送網(wǎng)絡(luò)選自包括時(shí)鐘、電力或輸出信號(hào)的組。

20.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括：

技術(shù)總結(jié)
在晶片上提供VTFET。背側(cè)電力輸送網(wǎng)絡(luò)位于晶片的背側(cè)上。第一背側(cè)觸點(diǎn)連接到VTFET的底部源極/漏極區(qū)和背側(cè)電力輸送網(wǎng)絡(luò)的第一部分。第二背側(cè)觸點(diǎn)連接到VTFET的頂部源極/漏極區(qū)和背側(cè)電力輸送網(wǎng)絡(luò)的第二部分。

技術(shù)研發(fā)人員：B·A·安德森,朱文熙,N·A·蘭齊洛,謝瑞龍,L·A·克萊文杰,R·維加
受保護(hù)的技術(shù)使用者：國際商業(yè)機(jī)器公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15