專利名稱：半導(dǎo)體裝置及其制造方法、電子裝置和交通工具的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有垂直型晶體管的半導(dǎo)體裝置、該半導(dǎo)體裝置的制造方法、電子裝置和交通工具。
背景技術(shù)：
作為半導(dǎo)體裝置中的一種，存在具有垂直型晶體管的半導(dǎo)體裝置。例如，垂直型晶體管被用作控制大電流的元件。某些垂直型晶體管具有溝槽柵極(trench-gate)結(jié)構(gòu)。 例如，如專利文獻(xiàn)I和2中所示出的，具有溝槽柵極結(jié)構(gòu)的這種晶體管具有這樣的配置，其中，充當(dāng)溝道層的P型層形成在充當(dāng)漏極的η型層上，而且充當(dāng)源極的η型層形成在P型層的表面層中。溝槽結(jié)構(gòu)的柵電極從P型層向η型層延伸。因此，柵電極的底端進(jìn)入η型層。在專利文獻(xiàn)I和2中，充當(dāng)溝道層的P型層在深度方向上的濃度分布具有兩個(gè)峰。[在先技術(shù)文獻(xiàn)][專利文獻(xiàn)][專利文獻(xiàn)I]日本未審專利公開No. 2007-294759[專利文獻(xiàn)2]日本未審專利公開No. 2007-173878

發(fā)明內(nèi)容
表示垂直型晶體管的性能的指標(biāo)之一是在示出Vd-Id特性的曲線圖中的SOA (安全工作區(qū))的寬度(參照?qǐng)D18)。也就是說，需要抑制SOA在垂直型晶體管中變窄。本發(fā)明使得能夠提供這樣的半導(dǎo)體裝置，該半導(dǎo)體裝置具有半導(dǎo)體襯底；在半導(dǎo)體襯底中形成的并且位于半導(dǎo)體襯底的底面?zhèn)鹊摩切吐O層；在半導(dǎo)體襯底中形成的并且位于η型漏極層上的P型基極層；在P型基極層中形成的凹部，使得所述凹部的底端位置可以低于P型基極層；在凹部的內(nèi)壁上形成的柵極絕緣膜；嵌入到凹部中的柵電極；以及在P型基極層中形成為比P型基極層淺并且在平面圖中鄰近凹部設(shè)置的η型源極層，其中，在厚度方向上的雜質(zhì)分布中，P型基極層具有第一峰、第二峰和第三峰，第二峰比第一峰更靠近半導(dǎo)體襯底的底面?zhèn)炔⑶冶鹊谝环甯?，第三峰位于第一峰與第二峰之間。作為本發(fā)明人銳意研究的結(jié)果，發(fā)現(xiàn)使SOA變窄的因素之一是寄生雙極晶體管的工作，該寄生雙極晶體管包括η型漏極層、P型基極層和η型源極層。尤其是，當(dāng)垂直型晶體管工作時(shí)，電流從η型漏極層經(jīng)過P型基極層流到η型源極層。當(dāng)在P型基極層中存在陡峭的濃度梯度時(shí)，該電流導(dǎo)致在陡峭的濃度梯度的地方(site )產(chǎn)生大的電位梯度。該電位梯度充當(dāng)寄生雙極晶體管的基極電壓并使雙極晶體管工作。相反地，在本發(fā)明中，P型基極層在深度方向上的雜質(zhì)分布具有在第一峰與第二峰之間的第三峰。這使得可以抑制在P型基極層中產(chǎn)生陡峭的濃度梯度。因此，可以抑制包括η型漏極層、P型基極層和η型源極層的寄生雙極晶體管工作。結(jié)果，可以抑制在垂直型雙極晶體管中的SOA變窄。本發(fā)明提供一種制造半導(dǎo)體裝置的方法，該方法包括下述步驟在η型半導(dǎo)體襯底的表面上形成凹部；在凹部的內(nèi)壁和底面上形成柵極絕緣膜；將柵電極嵌入到凹部中；在半導(dǎo)體襯底的表面層中形成P型基極層，使得該P(yáng)型基極層比凹部淺；以及在P型基極層中形成η型源極層，使得該η型源極層比P型基極層淺，其中，通過在形成P型基極層的步驟中以彼此不同的離子注入能量三次或更多次地注入雜質(zhì)離子，P型基極層在厚度方向上的雜質(zhì)分布具有第一峰、第二峰、和第三峰，第二峰比第一峰更靠近半導(dǎo)體襯底的底面?zhèn)炔?且比第一峰高，第三峰位于第一峰與第二峰之間。本發(fā)明提供一種電子裝置，該電子裝置具有通過從電源供應(yīng)的電力驅(qū)動(dòng)的負(fù)載和半導(dǎo)體裝置，該半導(dǎo)體裝置用于控制從電源到負(fù)載的電力供應(yīng)，其中，該半導(dǎo)體裝置具有半導(dǎo)體襯底；在半導(dǎo)體襯底中形成的并且位于半導(dǎo)體襯底的底面?zhèn)鹊摩切吐O層；在半導(dǎo)體襯底中形成的并且位于η型漏極層上的P型基極層；在P型基極層中形成為使得其底端位置可以低于P型基極層的凹部；在凹部的內(nèi)壁上形成的柵極絕緣膜；嵌入到凹部中的柵電極；以及在P型基極層中形成的η型源極層，使得其比P型基極層淺并且在平面圖中位置鄰近凹部；并且，P型基極層在厚度方向上的雜質(zhì)分布中具有第一峰、第二峰、和第三峰，第二峰比第一峰更靠近半導(dǎo)體襯底的底面?zhèn)炔⑶冶鹊谝环甯?，第三峰位于第一峰與第二峰之間。本發(fā)明提供一種交通工具，該交通工具具有電池、通過從電池供應(yīng)的電力驅(qū)動(dòng)的燈、和用來控制從電池到燈的電力供應(yīng)的半導(dǎo)體裝置，其中，該半導(dǎo)體裝置具有半導(dǎo)體襯底；在半導(dǎo)體襯底中形成的并且位于半導(dǎo)體襯底的底面?zhèn)鹊摩切吐O層；在半導(dǎo)體襯底中形成的并且位于η型漏極層上的P型基極層；在P型基極層中形成為使得其底端位置可以低于P型基極層的凹部；在凹部的內(nèi)壁上形成的柵極絕緣膜；嵌入到凹部中的柵電極；以及，在P型基極層中形成η型源極層，使得其比P型基極層淺并且在平面圖中位置鄰近凹部；并且，P型基極層在厚度方向上的雜質(zhì)分布中具有第一峰、第二峰、和第三峰，第二峰比第一峰更靠近半導(dǎo)體襯底的底面?zhèn)炔⑶冶鹊谝环甯?，第三峰位于第一峰與第二峰之間。本發(fā)明使得可以抑制垂直型雙極晶體管的SOA變窄。


圖I是示出根據(jù)第一實(shí)施例的半導(dǎo)體裝置的配置的截面圖。圖2是示出在圖I中的線A上獲得的在深度方向上的雜質(zhì)的濃度分布的曲線圖。圖3是示出在圖I中示出的半導(dǎo)體裝置的制造方法的截面圖。圖4是示出在圖I中示出的半導(dǎo)體裝置的制造方法的截面圖。圖5是示出在圖I中示出的半導(dǎo)體裝置的制造方法的截面圖。圖6是示出比較例以及在圖I中示出的垂直型MOS晶體管的傾卸浪涌能力(dumpsurge capacity)的表。
圖7是示出根據(jù)第二實(shí)施例的半導(dǎo)體裝置的配置的透視截面圖。圖8是解釋在圖7中示出的半導(dǎo)體裝置中的布線(wire)的耦接結(jié)構(gòu)的示圖。圖9是示出比較例以及根據(jù)第三實(shí)施例的半導(dǎo)體裝置的雜質(zhì)分布的曲線圖。圖10是示出根據(jù)第四實(shí)施例的電子裝置的電路配置的示圖。圖IlA和圖IlB是示出每一個(gè)均包含在圖10中示出的電子裝置的交通工具的示圖。
圖12是在圖10中示出的半導(dǎo)體裝置的平面圖。圖13是在圖10中示出的半導(dǎo)體裝置的配置的截面圖。圖14是示出根據(jù)第五實(shí)施例的半導(dǎo)體裝置的配置的截面圖。圖15是示出根據(jù)第六實(shí)施例的半導(dǎo)體裝置的配置的截面圖。圖16是示出在圖7中示出的半導(dǎo)體裝置的布線結(jié)構(gòu)的第一例子的截面圖。圖17是示出在圖7中示出的半導(dǎo)體裝置的布線結(jié)構(gòu)的第二例子的截面圖。圖18是解釋SOA (安全工作區(qū))的曲線圖。
具體實(shí)施例方式在下文中參照附圖對(duì)根據(jù)本發(fā)明的實(shí)施例進(jìn)行說明。這里，在所有的附圖中，相同的部件由相同的附圖標(biāo)記表示，并且適當(dāng)?shù)厥÷詫?duì)其說明。(第一實(shí)施例)圖I是示出根據(jù)第一實(shí)施例的半導(dǎo)體裝置10的配置的截面圖。半導(dǎo)體裝置10具有垂直型MOS晶體管20。垂直型MOS晶體管20是通過使用半導(dǎo)體襯底100形成的，并具有η型漏極層130、P型基極層150、柵極絕緣膜110、柵電極120和η型源極層140。η型漏極層130形成在半導(dǎo)體襯底100中，并且位于半導(dǎo)體襯底100的底面?zhèn)?。P型基極層150形成在半導(dǎo)體襯底100中，并且位于η型漏極層130上。此外，在半導(dǎo)體襯底100中形成凹部108。凹部108形成在P型基極層150中，并且其底端位置比P型基極層150低。柵極絕緣膜110形成在凹部108的內(nèi)壁和底面上。柵電極120被嵌入到凹部108中。η型源極層140在P型基極層150中形成為比P型基極層150淺。在平面圖中，η型源極層140位置鄰近凹部108。P型基極層150在厚度方向上的雜質(zhì)分布中具有第一峰、第二峰和第三峰。第一峰位于半導(dǎo)體襯底100的最頂表面?zhèn)?。第二峰比第一峰更靠近半?dǎo)體襯底100的底面?zhèn)炔⑶腋哂诘谝环?。第三峰位于第一峰與第二峰之間。詳細(xì)描述在下文中給出。半導(dǎo)體襯底100是通過在半導(dǎo)體襯底102上形成外延層104而形成的。半導(dǎo)體襯底102例如是η+型硅襯底，并且外延層104例如是η-型硅層。半導(dǎo)體襯底102作為η型漏極層130。漏極電極202形成在半導(dǎo)體襯底102的底面上。P型基極層150是通過將ρ型雜質(zhì)注入到外延層104中形成的。然后，在外延層104中的沒有形成ρ型基極層150的層位于η型漏極層130與ρ型基極層150之間，作為η-型層132。ρ型基極層150形成在外延層104的表面層中。P型基極層150從外延層104的頂面?zhèn)纫来蔚鼐哂械谝粎^(qū)域156、第三區(qū)域154和第二區(qū)域152。當(dāng)觀察厚度方向上的雜質(zhì)濃度分布時(shí)，第一區(qū)域156具有第一峰，第三區(qū)域154具有第三峰，第二區(qū)域152具有第二峰。
從ρ型基極層150的底端到η型源極層140的底端的距離L為I. 4 μ m或更長。在垂直型晶體管中，從漏極流到源極的電流Ids由下式表示Ids= μ CgXff (Vds-Vth)2/ (2 X I)…(I)。這里，μ :遷移率，Cg :柵極電容，W溝道寬度，I溝道長度，Vds:漏極與源極之間的電壓，Vth:閾值電壓。從表達(dá)式(I)明顯可知，通過增大溝道長度I，Ids對(duì)Vds的依賴性降低。這意味著，圖18中示出的SOA的右上部中的傾斜部分的斜率變緩。因此，通過增長溝道長度1，即，通過增長從P型基極層150的底端到η型源極層140的底端的距離L，來擴(kuò)寬S0A。同時(shí)，距離L的增加導(dǎo)致源極與漏極之間的電阻的增加，并因此與垂直型MOS晶體管的普通設(shè)計(jì)概念發(fā)生偏離。但是，當(dāng)具有垂直型MOS晶體管20的半導(dǎo)體裝置被用于認(rèn)為寬的SOA很重要的應(yīng)用(例如，車內(nèi)應(yīng)用)時(shí),將距離L增加到一定長度(例如，I. 4μπι或更長)是有效的。但是，即使在這種情況下，為了控制源極與漏極之間的電阻，距離L優(yōu)選不長 于 2. 5 μ m。在外延層104的表面上形成元件隔離膜106。元件隔離膜106通過例如LOCOS方法來形成。在平面圖中，凹部108和η型源極層140形成在元件隔離膜106的內(nèi)側(cè)。凹部108被形成為溝槽形，并且η型源極層140位于該溝槽的兩側(cè)。這里，凹部108的底端位于η-層132中，但沒有到達(dá)η型漏極層130。圖2示出在圖I中的線A上獲得的在深度方向上的雜質(zhì)濃度分布。如上所述，通過將P型雜質(zhì)(例如，硼)注入到η-型外延層104中形成P型基極層150。然后，通過將η型雜質(zhì)(例如，磷)注入到P型基極層150中來形成η型源極層140。η型源極層140的雜質(zhì)濃度高于P型基極層150的雜質(zhì)濃度。于是，在P型基極層150中，第一峰pi在第一區(qū)域156中形成,第三峰p3在第三區(qū)域154中形成,第二峰p2在第二區(qū)域152中形成。導(dǎo)致SOA變窄的因素之一是寄生雙極晶體管工作，該寄生雙極晶體管包括η型漏極層130、ρ型基極層150和η型源極層140。當(dāng)垂直型MOS晶體管20工作時(shí)，電流Ids從η型漏極層130經(jīng)過ρ型基極層150流到η型源極層140。當(dāng)在ρ型基極層150中存在陡峭的濃度梯度時(shí)，電流Ids使得在陡峭的濃度梯度的部分處產(chǎn)生大的電位梯度。該電位梯度作為寄生雙極晶體管的基極電壓，并且該寄生雙極晶體管工作。另一方面，在本實(shí)施例中，P型基極層150在深度方向上的濃度分布具有在第一峰Pl與第二峰Ρ2之間的第三峰Ρ3。因此，與不提供第三峰Ρ3的情況相比，包括η型漏極層130、ρ型基極層150和η型源極層140的寄生雙極晶體管幾乎不工作。此外，通過提供第三峰Ρ3，減少了在ρ型基極層150中的高電阻部分。結(jié)果，垂直型MOS晶體管的導(dǎo)通電阻(onresistance)降低。此外，在本實(shí)施例中，第二峰p2的高度不大于第一峰pi的高度的三倍。如果第二峰P2的高度比這更高，那么不希望地，上述的寄生雙極晶體管容易工作。此外，在本實(shí)施例中，從ρ型基極層150的底端到第二峰p2的距離不大于P型基極層150的厚度的三分之一。也就是說，第二峰p2靠近ρ型基極層150的底端。通過這樣做，可以在對(duì)η型漏極層130加以高電壓時(shí)抑制耗盡層從η型漏極層130向ρ型基極層150的內(nèi)部延伸。因此，可以抑止垂直型MOS晶體管20在對(duì)η型漏極層130被加以異常高的電壓時(shí)損壞。此外，在本實(shí)施例中，第一峰pi最低，第二峰p2最高。確定垂直型MOS晶體管20的閾值電壓的因素之一是P型基極層150的雜質(zhì)濃度的峰高度。如果峰高度改變，那么垂直型MOS晶體管20的閾值電壓也不希望地改變。因?yàn)榈谝环錚l最靠近η型源極層140，所以，第一峰Pl的高度也由于在形成η型源極層140時(shí)的離子注入的改變而不希望地改變。因此，如果第一峰Pl最高，那么垂直型MOS晶體管20的閾值電壓也不希望地改變。另一方面，如果與本實(shí)施例那樣，位于最低層中的第二峰Ρ2最高，那么可以抑制垂直型MOS晶體管20的閾值電壓因在形成η型源極層140時(shí)的離子注入的改變而改變。此外，第三峰ρ3的高度在第一峰pi的高度與第二峰ρ2的高度之間。通過這樣做，與第三峰ρ3比第一峰pi低的情況相比，第三峰ρ3與第一峰pi之間的雜質(zhì)濃度的梯度變得更平緩。在這種情形下，包括η型漏極層130、ρ型基極層150和η型源極層140的寄生雙極晶體管更加幾乎不工作。 圖3到圖5是示出在圖I中示出的半導(dǎo)體裝置的制造方法的截面圖。首先，如圖3所示，制備η+型半導(dǎo)體襯底102。接著，在半導(dǎo)體襯底102上形成η-型外延層104。接著，在外延層104的表面層中形成元件隔離膜106。接著，在半導(dǎo)體襯底100中形成凹部108。接著，如圖4所示，對(duì)半導(dǎo)體襯底100進(jìn)行熱氧化。通過這樣做，在凹部108的內(nèi)壁和底面上形成柵極絕緣膜110。這里，也在半導(dǎo)體襯底100的表面上的未覆蓋有元件隔離膜106的區(qū)域中形成熱氧化膜。接著，通過例如CVD方法，在凹部108中和在半導(dǎo)體襯底100上形成多晶娃膜。接著,通過例如回蝕(etch back)來去除位于半導(dǎo)體襯底100上的多晶硅膜。以這樣的方式，柵電極120嵌入到凹部108中。接著，如圖5所示，P型雜質(zhì)被離子注入到半導(dǎo)體襯底100的外延層104中。通過這樣做，P型基極層150被形成為比凹部108淺。尤其是，以彼此不同的能量進(jìn)行三次離子注入。通過這樣做，ρ型基極層150被形成為通過堆疊第二區(qū)域152、第三區(qū)域154和第一區(qū)域156而形成的結(jié)構(gòu)。這里，優(yōu)選的是，第二區(qū)域152、第三區(qū)域154和第一區(qū)域156被依次地形成。這里，激活離子以便形成P型基極層150的熱處理在例如800° C與900° C之間的溫度進(jìn)行。接著，將η型雜質(zhì)離子注入到ρ型基極層150中。通過這樣做，形成η型源極層140。此外，形成漏極電極202。以這樣的方式，形成圖I中示出的半導(dǎo)體裝置。圖6是示出比較例以及在圖I中示出的垂直型MOS晶體管20 (“例子”)的傾卸浪涌能力(即，對(duì)異常高的電壓的耐受性)的表。就表中示出的試樣而言，在該“例子”的情況下，用于在P型基極層150中形成第一峰Pl的離子注入能量是200keV。用于在ρ型基極層150中形成第二峰ρ2的離子注入能量是600keV。用于在ρ型基極層150中形成第三峰ρ3的離子注入能量是400keV。于是，第一峰pi、第二峰p2和第三峰p3的幅度關(guān)系被調(diào)整為如圖2所示。同時(shí)，作為比較例，制備不具有第三峰p3的試樣(比較例I)和不具有第一峰pi的另一個(gè)試樣(比較例2)。在根據(jù)該“例子”的試樣的所有的多個(gè)樣本中，即使在將60V的電壓施加到漏極電極202時(shí)，垂直型MOS晶體管20也不會(huì)被損壞。這里，由于測(cè)試設(shè)備的原因，不能將60V以上的電壓施加到漏極電極202。
相反地，在根據(jù)比較例I的試樣的所有樣本中，當(dāng)將60V以下的一定電平的電壓施加到漏極電極202時(shí)，垂直型MOS晶體管20被損壞。具體地說，損壞的平均電壓是57V。在根據(jù)比較例2的試樣的所有樣本中，當(dāng)將50V或更小的一定電平的電壓施加到漏極電極202時(shí)，垂直型MOS晶體管20也被損壞。具體地說，損壞的平均電壓是46V。從這些結(jié)果明顯可知，在圖I中示出的垂直型MOS晶體管20中，由于SOA擴(kuò)寬，因此對(duì)異常電壓的耐受性提高。當(dāng)例子I中的垂直型MOS晶體管20的hfe (電流放大率)被設(shè)置為I時(shí)，在比較例I中hfe是I. 09，在比較例2中hfe為I. 22?？梢赃@樣說，當(dāng)例如要求垂直型MOS晶體管20具有50V或更大的對(duì)異常電壓的耐受性時(shí)，垂直型MOS晶體管20的優(yōu)選的hfe是例子I中的hfe的I. I倍或更小。如上所述，在本實(shí)施例中，可以擴(kuò)寬具有垂直型MOS晶體管20的半導(dǎo)體裝置中的垂直型MOS晶體管20的SOA。 (第二實(shí)施例)圖7是示出根據(jù)第二實(shí)施例的半導(dǎo)體裝置的配置的透視截面圖。圖8是解釋在圖7中示出的半導(dǎo)體裝置中的布線的耦接結(jié)構(gòu)的示圖。除了具有P型層151以外，該半導(dǎo)體裝置具有與根據(jù)第一實(shí)施例的半導(dǎo)體裝置類似的配置。為了將基準(zhǔn)電壓給到ρ型基極層150而提供了 ρ型層151，并且其底端被耦接到ρ型基極層150。尤其是，ρ型層151形成在ρ型基極層150的表面層的其中沒有形成η型源極層140的區(qū)域中。ρ型層151的雜質(zhì)濃度高于ρ型基極層150的雜質(zhì)濃度。如圖8所示，P型層151通過接觸件302耦接到第一源極布線312。也就是說，第一源極布線312通過接觸件302和ρ型層151向ρ型基極層150施加基準(zhǔn)電壓。這里，第一源極布線312還通過接觸件301耦接到η型源極層140。接觸件301是鎢插塞(plug)，第一源極布線312是鋁布線。但是，第一源極布線312也可以是具有鑲嵌結(jié)構(gòu)的銅布線。如圖7所示，柵電極120被嵌入在槽狀凹部108中。然后，沿著柵電極120的延伸方向交替地形成η型源極層140和ρ型層151。圖16是示出在半導(dǎo)體裝置10中的布線層的配置的第一例子的示圖。在半導(dǎo)體襯底100上形成層間絕緣膜300。例如，層間絕緣膜300是諸如BPSG的含有SiO2為主要成分的絕緣膜。在層間絕緣膜300上形成第一源極布線312和布線314。例如，第一源極布線312和布線314是金屬布線和鋁布線。在層間絕緣膜300中，嵌入接觸件301、接觸件302和接觸件303。在垂直型MOS晶體管中，接觸件301將η型源極層140耦接到第一源極布線312。接觸件302將ρ型層151耦接到第一源極布線312。接觸件303將柵電極120耦接到布線314。也就是說，信號(hào)通過布線314輸入到柵電極120中。在與形成第一源極布線312不同的步驟形成接觸件301、302和303。在層間絕緣膜300、第一源極布線312和布線314上形成層間絕緣膜310。例如，層間絕緣膜310是諸如BPSG的含有SiO2為主要成分的絕緣膜。在層間絕緣膜310上形成第二源極布線322。第二源極布線322的膜厚度比第一源極布線312和布線314的膜厚度厚。在平面圖上，第二源極布線322與垂直型MOS晶體管20重疊。此外，通孔318被嵌入在層間絕緣膜310中。第二源極布線322通過通孔318耦接到第一源極布線312。通孔318包含例如W。圖17是示出在半導(dǎo)體裝置10中的布線層的配置的第二例子的示圖。除了下述各點(diǎn)以外，該圖中示出的例子具有與圖16中示出的例子相同的配置。首先，多晶硅布線122被耦接到柵電極120。在與柵電極120相同的步驟中在半導(dǎo)體襯底100上形成多晶硅布線122。在平面圖上，多晶硅布線122延伸到垂直型MOS晶體管20的外部。然后，多晶硅布線122在垂直型MOS晶體管20的外部處通過接觸件303耦接到布線314。在本實(shí)施例中，可以獲得與第一實(shí)施例類似的效果。(第三實(shí)施例)根據(jù)第三實(shí)施例的半導(dǎo)體裝置的配置和制造方法近乎與根據(jù)第一實(shí)施例的半導(dǎo)體裝置的配置和制造方法相同。但是，在形成P型基極層150之前，將諸如磷離子的η型雜 質(zhì)離子注入到表面層的作為η_型層132的區(qū)域中。在這種情形下的離子注入能量比在形成P型基極層150時(shí)所需的離子注入能量大。通過這樣做，η—型層132的厚度向著半導(dǎo)體襯底100的表面?zhèn)仍黾?。?dāng)η—型層132的厚度增加時(shí)，即使耗盡層從η型漏極層130向ρ型基極層150延伸，耗盡層進(jìn)入ρ型基極層150的可能性也降低。通過這樣做，即使對(duì)漏極電極202施加高電壓，垂直型MOS晶體管20被損壞的可能性也被進(jìn)一步降低。圖9示出當(dāng)用于在ρ型基極層150中形成第一峰PU第二峰ρ2和第三峰ρ3的離子注入能量被分別設(shè)置為200keV、600keV和400keV并且上述η型雜質(zhì)離子以800keV注入時(shí)的雜質(zhì)濃度分布的仿真結(jié)果。這里，作為比較例，示出當(dāng)沒有注入800keV的η型雜質(zhì)離子時(shí)的雜質(zhì)濃度分布的仿真結(jié)果。從這些仿真結(jié)果也明顯可知，當(dāng)η型雜質(zhì)離子以比形成P型基極層150的能量大的能量注入時(shí)，η-型層132的厚度增加。(第四實(shí)施例)圖10是示出根據(jù)第四實(shí)施例的電子裝置的電路配置的示圖。該電子裝置例如用于交通工具例如車輛中，并且具有電子裝置2、電源4和負(fù)載6。電源4例如是安裝在交通工具上的電池。負(fù)載6例如是安裝在交通工具上的電子部件(諸如，頭燈)。于是，電子裝置2控制從電源4供應(yīng)給負(fù)載6的電力。通過在電路板(例如，印刷電路板)上安裝半導(dǎo)體裝置10和12來配置電子裝置2。半導(dǎo)體裝置10是IPD (智能電力裝置)，并且是通過在相同的半導(dǎo)體襯底上形成垂直型MOS晶體管20和控制電路(邏輯電路)30配置而成。半導(dǎo)體裝置12是微計(jì)算機(jī)，并通過電路板的布線耦接到半導(dǎo)體裝置10。半導(dǎo)體裝置12控制半導(dǎo)體裝置10。尤其是，半導(dǎo)體裝置12將控制信號(hào)輸入到控制電路30。然后，控制電路30根據(jù)由半導(dǎo)體裝置12輸入的控制信號(hào)將信號(hào)輸入到垂直型MOS晶體管20的柵電極。也就是說，控制電路30控制垂直型MOS晶體管20。通過控制垂直型MOS晶體管20，來自電源4的電力被適當(dāng)?shù)毓?yīng)給負(fù)載6。圖IIA和圖IIB是示出交通工具的配置的示圖，每一交通工具均具有在圖10中示出的電子裝置2。例如，交通工具可以是如圖IlA所示的汽車或者如圖IOB所示的摩托車。任意一種前述交通工具都具有作為電源4的電池、電子裝置2和作為負(fù)載的頭燈400。有時(shí)會(huì)發(fā)生頭燈400在使用時(shí)熄滅的情況。在頭燈400熄滅的瞬時(shí)，高電壓很可能施加到垂直型MOS晶體管20。在根據(jù)本實(shí)施例的垂直型MOS晶體管20中，如上所述，寄生雙極晶體管幾乎不工作。因此，即使在頭燈400熄滅的瞬時(shí)高電壓被施加到垂直型MOS晶體管20時(shí)，垂直型MOS晶體管20也幾乎不被損壞。圖12是在圖10中示出的半導(dǎo)體裝置10的平面圖。如圖所示，半導(dǎo)體裝置10具有其中形成垂直型MOS晶體管20的區(qū)域和其中形成控制電路30的區(qū)域。于是，在半導(dǎo)體裝置10的表面上形成耦接到控制電路30的多個(gè)電極盤40。這里，至少一個(gè)所述電極盤40可以通過其中形成垂直型MOS晶體管20的區(qū)域而在其中形成控制電路30的區(qū)域的另一側(cè)形成。圖13是在圖10中示出的半導(dǎo)體裝置10的配置的截面圖。如上文所述，半導(dǎo)體裝置10是通過在半導(dǎo)體襯底100上形成垂直型MOS晶體管20和控制電路30配置而成的?？刂齐娐?0具有平面型MOS晶體管31。當(dāng)MOS晶體管31是η型時(shí)，其在形成于外延層104中的ρ型溝道區(qū)域32中形成，并具有柵極絕緣膜34、柵電極36、以及充當(dāng)源極和漏極的雜質(zhì)區(qū)域38。相反地，當(dāng)MOS晶體管31是ρ型時(shí)，η型外延層104也可以原樣地 用作阱(well)。雜質(zhì)區(qū)域38可以具有擴(kuò)展區(qū)。在這種情形下，在柵電極36的側(cè)壁上形成側(cè)壁。在本實(shí)施例中，如果例如負(fù)載6被損壞，那么在負(fù)載6被損壞的瞬時(shí)異常電壓可能被施加到半導(dǎo)體裝置10中的垂直型MOS晶體管20。即使在這樣的情況中，由于SOA是寬的，因此根據(jù)本實(shí)施例的垂直型MOS晶體管20被損壞的可能性也是較低的。尤其在負(fù)載6是頭燈的情況下，很可能發(fā)生頭燈熄滅的情況。因此，在要安裝于交通工具的半導(dǎo)體裝置10中采用根據(jù)本實(shí)施例的技術(shù)是非常有效的。(第五實(shí)施例)圖14是示出根據(jù)第五實(shí)施例的半導(dǎo)體裝置10的配置的截面圖。除了 P型基極層150具有多個(gè)第三區(qū)域154以外，根據(jù)本實(shí)施例的半導(dǎo)體裝置10類似于根據(jù)第一到第四實(shí)施例中的任意一個(gè)的半導(dǎo)體裝置。每一個(gè)第三區(qū)域154在厚度方向上的雜質(zhì)濃度分布中具有第三峰P3。優(yōu)選地，每一個(gè)第三峰p3隨著靠近第二區(qū)域152而變高。這里，盡管在圖14中P型基極層150具有兩個(gè)第三區(qū)域154，但是其也可以具有三個(gè)或更多的第三區(qū)域154。在本實(shí)施例中，可以獲得與第一到第四實(shí)施例類似的效果。此外，由于P型基極層150具有多個(gè)第三區(qū)域154，因此當(dāng)從厚度方向上觀察時(shí)，其中雜質(zhì)濃度快速改變的ρ型基極層150中的部分進(jìn)一步減小。因此，包括η型漏極層130、ρ型基極層150和η型源極層140的寄生雙極晶體管更加幾乎不工作。(第六實(shí)施例)圖15是示出根據(jù)第六實(shí)施例的半導(dǎo)體裝置10的配置的截面圖。除了具有IGBT(絕緣柵型雙極晶體管)22代替垂直型MOS晶體管20以外，根據(jù)本實(shí)施例的半導(dǎo)體裝置10類似于根據(jù)第一到第五實(shí)施例中的任意一個(gè)的半導(dǎo)體裝置。IGBT 22具有通過在垂直型MOS晶體管20中的η型漏極層130與漏極電極202之間添加ρ型集電極層134而形成的配置。在本實(shí)施例中，半導(dǎo)體襯底102是ρ型硅襯底并且起ρ型集電極層134的作用。然后，通過外延生長方法在半導(dǎo)體襯底102上形成η型漏極層130和η-型層132。除了 ρ型硅襯底被用作半導(dǎo)體襯底102并且在半導(dǎo)體襯底102上依次地外延生長η型漏極層130和η-型層132之外，根據(jù)本實(shí)施例的半導(dǎo)體裝置10的制造方法與根據(jù)第一實(shí)施例的半導(dǎo)體裝置10的制造方法類似。在本實(shí)施例中，可以獲得與第一實(shí)施例類似的效果。
盡管在上文中已經(jīng)參考附 圖說明了根據(jù)本發(fā)明的實(shí)施例，但是它們是本發(fā)明的例子，并且還可以采用除了上述配置以外的各種其它配置。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 半導(dǎo)體襯底； η型漏極層，其形成在所述半導(dǎo)體襯底中并且位于所述半導(dǎo)體襯底的底面?zhèn)龋? P型基極層，其形成在所述半導(dǎo)體襯底中并且位于所述η型漏極層上； 在所述P型基極層中形成的凹部，使得所述凹部的底端位置可以低于所述P型基極層； 在所述凹部的內(nèi)壁上形成的柵極絕緣膜； 嵌入到所述凹部中的柵電極；以及 η型源極層，其形成在所述P型基極層中，使其比所述P型基極層淺，并且在平面圖中位置鄰近所述凹部， 其中，所述P型基極層在厚度方向上的雜質(zhì)分布中包括第一峰、第二峰、以及第三峰，所述第二峰比第一峰更靠近所述半導(dǎo)體襯底的底面?zhèn)炔⑶冶人龅谝环甯?，所述第三峰位于所述第一峰與所述第二峰之間。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置， 其中，所述第三峰高于所述第一峰并且低于所述第二峰。
3.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體裝置， 其中，從所述P型基極層的底端到所述第二峰的距離不大于所述P型基極層的厚度的三分之一。
4.根據(jù)權(quán)利要求I到3中的任意一項(xiàng)所述的半導(dǎo)體裝置， 其中，所述第二峰的高度不大于所述第一峰的高度的三倍。
5.根據(jù)權(quán)利要求I到4中的任意一項(xiàng)所述的半導(dǎo)體裝置， 其中，所述半導(dǎo)體裝置包括多個(gè)所述第二峰。
6.根據(jù)權(quán)利要求I到5中的任意一項(xiàng)所述的半導(dǎo)體裝置， 其中，所述半導(dǎo)體裝置包括控制電路，該控制電路在所述半導(dǎo)體襯底上形成并產(chǎn)生輸入到所述柵電極中的信號(hào)。
7.根據(jù)權(quán)利要求I到6中的任意一項(xiàng)所述的半導(dǎo)體裝置， 其中，從所述P型基極層的底端到所述η型源極層的底端的距離是I. 4 μ m或更大。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置， 其中，從所述P型基極層的底端到所述η型源極層的底端的距離是2. 5 μ m或更小。
9.一種用于制造半導(dǎo)體裝置的方法，包括下述步驟 在η型半導(dǎo)體襯底的表面上形成凹部； 在所述凹部的內(nèi)壁和底面上形成柵極絕緣膜； 將柵電極嵌入到所述凹部中； 在所述半導(dǎo)體襯底的表面層中形成P型基極層以使所述P型基極層比所述凹部淺；以及 在所述P型基極層中形成η型源極層以使所述η型源極層比所述P型基極層淺， 其中，通過在形成所述P型基極層的步驟中以彼此不同的離子注入能量三次或更多次地注入雜質(zhì)離子，所述P型基極層在厚度方向上的雜質(zhì)分布具有第一峰、第二峰、和第三峰，所述第二峰比所述第一峰更靠近所述半導(dǎo)體襯底的底面?zhèn)炔⑶冶人龅谝环甯?，所述第三峰位于所述第一峰與所述第二峰之間。
10.根據(jù)權(quán)利要求9的所述用于制造半導(dǎo)體裝置的方法， 其中，所述第三峰高于所述第一峰并且低于所述第二峰。
11.根據(jù)權(quán)利要求9或10所述的用于制造半導(dǎo)體裝置的方法， 其中，從所述P型基極層的底端到所述第二峰的距離不大于所述P型基極層的厚度的三分之一。
12.根據(jù)權(quán)利要求9到11中的任意一項(xiàng)所述的用于制造半導(dǎo)體裝置的方法， 其中，所述第二峰的高度不大于所述第一峰的高度的三倍。
13.一種電子裝置，包括 通過從電源供應(yīng)的電力驅(qū)動(dòng)的負(fù)載以及用于控制從所述電源到所述負(fù)載的電力供應(yīng)的半導(dǎo)體裝置， 其中，所述半導(dǎo)體裝置包括 半導(dǎo)體襯底； η型漏極層，其形成在所述半導(dǎo)體襯底中并且位于所述半導(dǎo)體襯底的底面?zhèn)龋? P型基極層，其形成在所述半導(dǎo)體襯底中并且位于所述η型漏極層上； 在所述P型基極層中形成的凹部，使得所述凹部的底端位置可以低于所述P型基極層； 在所述凹部的內(nèi)壁上形成的柵極絕緣膜； 嵌入到所述凹部中的柵電極；以及 η型源極層，其形成在所述P型基極層中，使其比所述P型基極層淺，并且在平面圖中位置鄰近所述凹部，并且 其中，所述P型基極層在厚度方向上的雜質(zhì)分布中包括第一峰、第二峰、和第三峰，所述第二峰比第一峰更靠近所述半導(dǎo)體襯底的底面?zhèn)炔⑶冶人龅谝环甯?，所述第三峰位于所述第一峰與所述第二峰之間。
14.一種交通工具，包括 電池； 通過從所述電池供應(yīng)的電力驅(qū)動(dòng)的燈；以及 用來控制從所述電池到所述燈的電力供應(yīng)的半導(dǎo)體裝置， 其中，所述半導(dǎo)體裝置包括 半導(dǎo)體襯底； η型漏極層，其形成在所述半導(dǎo)體襯底中并且位于所述半導(dǎo)體襯底的底面?zhèn)龋? P型基極層，其形成在所述半導(dǎo)體襯底中形成并且位于所述η型漏極層上； 在所述P型基極層中形成的凹部，使得所述凹部的底端位置可以低于所述P型基極層； 在所述凹部的內(nèi)壁上形成的柵極絕緣膜； 嵌入到所述凹部中的柵電極，以及 η型源極層，其形成在所述P型基極層中，使其比所述P型基極層淺，并且在平面圖中位置鄰近所述凹部，并且 其中，所述P型基極層在厚度方向上的雜質(zhì)分布中包括第一峰、第二峰、和第三峰，所述第二峰比第一峰更靠近所述半導(dǎo)體襯底的底面?zhèn)炔⑶冶人龅谝环甯撸龅谌逦挥谒龅谝环迮c所述第二峰之間。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置及其制造方法、電子裝置和交通工具。本發(fā)明使得可以在垂直型雙極晶體管中抑制SOA(安全工作區(qū))變窄。p型基極層150在厚度方向上的雜質(zhì)分布中包括第一峰、第二峰和第三峰。第一峰位于半導(dǎo)體襯底100的最頂表面?zhèn)取５诙灞鹊谝环甯拷雽?dǎo)體襯底100的底面?zhèn)炔⑶腋哂诘谝环?。第三峰位于第一峰與第二峰之間。
文檔編號(hào)H01L29/739GK102820336SQ201210183998
公開日2012年12月12日 申請(qǐng)日期2012年6月6日 優(yōu)先權(quán)日2011年6月6日
發(fā)明者福井勇貴, 加藤浩朗 申請(qǐng)人:瑞薩電子株式會(huì)社